公开(公告)号：CN104995683A

公开(公告)日：2015-10-21

申请号：CN201380073040.2

申请日：2013-03-15

Applicant: 英特尔公司

Inventor： K·J·李 ,  T·加尼 ,  J·M·施泰格瓦尔德 ,  J·H·埃普尔 ,  王奕

IPC: G11C11/15 ,  H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/222 ,  G11C11/161 ,  H01L43/08 ,  H01L43/12

Abstract: 实施例将诸如自旋转移矩磁阻随机存取存储器(STT-MRAM)等的存储器集成在逻辑芯片内。STT-MRAM包括：磁性隧道结(MTJ)，其具有上MTJ层、下MTJ层、以及直接接触所述上MTJ层和所述下MTJ层的隧道势垒；其中，所述上MTJ层包括上MTJ层侧壁，并且所述下MTJ层包括与所述上MTJ层水平偏移开的下MTJ侧壁。另一个实施例包括：存储器区域，其包括MTJ；以及逻辑区域，其位于衬底上；其中，水平面与所述MTJ相交，第一层间电介质(ILD)材料与所述MTJ相邻，并且第二ILD材料包括在所述逻辑区域中，所述第一和第二ILD材料彼此不等同。本文中还描述了其它实施例。

公开(公告)号：CN106663667B

公开(公告)日：2020-02-14

申请号：CN201480080911.8

申请日：2014-08-29

Applicant: 英特尔公司

Inventor： J·M·施泰格瓦尔德 ,  N·林德特

IPC: H01L23/48 ,  H01L21/60

Abstract: 本公开内容的实施例描述了一种用于用多个金属层来填充高纵横比的窄结构的技术以及相关联的配置。在一个实施例中，一种装置包括：包括半导体材料的晶体管结构；具有被限定在晶体管结构上方的凹陷部的电介质材料，凹陷部在第一方向上具有高度；被设置在凹陷部中并与晶体管结构耦合电极端子，其中，电极端子的第一部分包括与晶体管结构直接接触的第一金属，并且电极端子的第二部分包括设置在第一部分上的第二金属，并且其中，第一部分与第二部分之间的界面是平面的并且在第二方向上延伸跨过凹陷部，第二方向实质上垂直于第一方向。可以描述和/或请求保护其它实施例。

公开(公告)号：CN102640291B

公开(公告)日：2015-05-06

申请号：CN201080054553.5

申请日：2010-12-07

Applicant: 英特尔公司

Inventor： M·T·博尔 ,  T·加尼 ,  N·M·拉哈尔-乌拉比 ,  S·乔希 ,  J·M·施泰格瓦尔德 ,  J·W·克劳斯 ,  J·黄 ,  R·马茨凯维奇

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L21/76897 ,  H01L21/28123 ,  H01L21/28229 ,  H01L21/28255 ,  H01L21/283 ,  H01L21/28562 ,  H01L21/31105 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76849 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/535 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/42364 ,  H01L29/456 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/512 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/78 ,  H01L29/785 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种晶体管，包括衬底、在所述衬底上的间隔体对、在所述衬底上且在所述间隔体对之间的栅极电介质层、在所述栅极电介质层上且在所述间隔体对之间的栅电极层、在所述栅电极层上且在所述间隔体对之间的绝缘帽层以及邻近所述间隔体对的扩散区对。所述绝缘帽层形成蚀刻停止结构，所述蚀刻停止结构与所述栅极自对准，并且防止接触部蚀刻使所述栅电极暴露，由此防止所述栅极与所述接触部之间的短路。所述绝缘帽层能够使接触部自对准，这使得较宽接触部的初始构图对构图限制而言更加鲁棒。

公开(公告)号：CN109378342A

公开(公告)日：2019-02-22

申请号：CN201811104694.8

申请日：2014-12-02

Applicant: 英特尔公司

Inventor： J·M·施泰格瓦尔德 ,  T·加尼 ,  J·胡 ,  I·R·C·波斯特

IPC: H01L29/78 ,  H01L29/786 ,  H01L27/088 ,  H01L29/423 ,  H01L29/49 ,  H01L29/51 ,  H01L21/28 ,  H01L21/8234 ,  H01L21/336

Abstract: 本公开内容的实施例描述了多阈值电压器件以及相关联的技术和结构。在一个实施例中，一种装置包括：半导体衬底、被设置在半导体衬底上的沟道体、具有第一厚度并且与沟道体耦合的第一栅极电极以及具有第二厚度并且与沟道体耦合的第二栅极电极，其中，第一厚度大于第二厚度。可以描述和/或请求保护其它实施例。

公开(公告)号：CN104795444B

公开(公告)日：2018-05-22

申请号：CN201510084707.X

申请日：2010-12-07

Applicant: 英特尔公司

Inventor： M·T·博尔 ,  T·加尼 ,  N·M·拉哈尔-乌拉比 ,  S·乔希 ,  J·M·施泰格瓦尔德 ,  J·W·克劳斯 ,  J·黄 ,  R·马茨凯维奇

IPC: H01L29/78 ,  H01L21/768 ,  H01L21/336 ,  H01L21/28 ,  H01L29/49

CPC classification number: H01L21/76897 ,  H01L21/28123 ,  H01L21/28229 ,  H01L21/28255 ,  H01L21/283 ,  H01L21/28562 ,  H01L21/31105 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76849 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/535 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/42364 ,  H01L29/456 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/512 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/78 ,  H01L29/785 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及自对准接触部。一种晶体管，包括衬底、在所述衬底上的间隔体对、在所述衬底上且在所述间隔体对之间的栅极电介质层、在所述栅极电介质层上且在所述间隔体对之间的栅电极层、在所述栅电极层上且在所述间隔体对之间的绝缘帽层以及邻近所述间隔体对的扩散区对。所述绝缘帽层形成蚀刻停止结构，所述蚀刻停止结构与所述栅极自对准，并且防止接触部蚀刻使所述栅电极暴露，由此防止所述栅极与所述接触部之间的短路。所述绝缘帽层能够使接触部自对准，这使得较宽接触部的初始构图对构图限制而言更加鲁棒。

公开(公告)号：CN111785780A

公开(公告)日：2020-10-16

申请号：CN202010671465.5

申请日：2014-12-02

Applicant: 英特尔公司

Inventor： J·M·施泰格瓦尔德 ,  T·加尼 ,  J·胡 ,  I·R·C·波斯特

IPC: H01L29/423 ,  H01L29/49 ,  H01L29/51 ,  H01L29/78 ,  H01L27/088 ,  H01L29/786 ,  H01L21/28 ,  H01L21/8234 ,  H01L21/336

Abstract: 本公开内容的实施例描述了多阈值电压器件以及相关联的技术和结构。在一个实施例中，一种装置包括：半导体衬底、被设置在半导体衬底上的沟道体、具有第一厚度并且与沟道体耦合的第一栅极电极以及具有第二厚度并且与沟道体耦合的第二栅极电极，其中，第一厚度大于第二厚度。可以描述和/或请求保护其它实施例。

公开(公告)号：CN108320769A

公开(公告)日：2018-07-24

申请号：CN201810132259.X

申请日：2013-03-15

Applicant: 英特尔公司

Inventor： K·J·李 ,  T·加尼 ,  J·M·施泰格瓦尔德 ,  J·H·埃普尔 ,  王奕

IPC: G11C11/16 ,  H01L43/08 ,  H01L43/12 ,  H01L27/22

CPC classification number: H01L27/222 ,  G11C11/161 ,  H01L43/08 ,  H01L43/12

Abstract: 实施例将诸如自旋转移矩磁阻随机存取存储器(STT-MRAM)等的存储器集成在逻辑芯片内。STT-MRAM包括：磁性隧道结(MTJ)，其具有上MTJ层、下MTJ层、以及直接接触所述上MTJ层和所述下MTJ层的隧道势垒；其中，所述上MTJ层包括上MTJ层侧壁，并且所述下MTJ层包括与所述上MTJ层水平偏移开的下MTJ侧壁。另一个实施例包括：存储器区域，其包括MTJ；以及逻辑区域，其位于衬底上；其中，水平面与所述MTJ相交，第一层间电介质(ILD)材料与所述MTJ相邻，并且第二ILD材料包括在所述逻辑区域中，所述第一和第二ILD材料彼此不等同。本文中还描述了其它实施例。

公开(公告)号：CN104995683B

公开(公告)日：2018-03-23

申请号：CN201380073040.2

申请日：2013-03-15

Applicant: 英特尔公司

Inventor： K·J·李 ,  T·加尼 ,  J·M·施泰格瓦尔德 ,  J·H·埃普尔 ,  王奕

IPC: G11C11/16 ,  H01L43/12 ,  H01L43/08 ,  H01L27/22

CPC classification number: H01L27/222 ,  G11C11/161 ,  H01L43/08 ,  H01L43/12

Abstract: 实施例将诸如自旋转移矩磁阻随机存取存储器(STT‑MRAM)等的存储器集成在逻辑芯片内。STT‑MRAM包括：磁性隧道结(MTJ)，其具有上MTJ层、下MTJ层、以及直接接触所述上MTJ层和所述下MTJ层的隧道势垒；其中，所述上MTJ层包括上MTJ层侧壁，并且所述下MTJ层包括与所述上MTJ层水平偏移开的下MTJ侧壁。另一个实施例包括：存储器区域，其包括MTJ；以及逻辑区域，其位于衬底上；其中，水平面与所述MTJ相交，第一层间电介质(ILD)材料与所述MTJ相邻，并且第二ILD材料包括在所述逻辑区域中，所述第一和第二ILD材料彼此不等同。本文中还描述了其它实施例。

公开(公告)号：CN104054169B

公开(公告)日：2017-03-08

申请号：CN201180074793.6

申请日：2011-11-10

Applicant: 英特尔公司

Inventor： R·A·布雷恩 ,  J·M·施泰格瓦尔德

IPC: H01L21/8242 ,  H01L27/108 ,  H01L21/28

CPC classification number: H01L28/40 ,  G06F1/16 ,  H01L27/108 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91

Abstract: 一种位线上电容器结构包括具有开口容器式形状因数的底电极。该底电极形状因数包括底板、直线侧壁以及定义最顶端特征的边框。电容器电介质膜接触并覆盖底板、侧壁以及边框。顶电极具有补偿凹进底电极形状因数的凸出形状因数。形成位线上电容器结构的工艺包括：旋涂诸如氧化物的可回流牺牲材料以覆盖半导体器件的逻辑和存储部分，然后进行回抛光工艺并且凹进蚀刻底电极。

公开(公告)号：CN105723517B

公开(公告)日：2020-08-11

申请号：CN201480062528.X

申请日：2014-12-02

Applicant: 英特尔公司

Inventor： J·M·施泰格瓦尔德 ,  T·加尼 ,  J·胡 ,  I·R·C·波斯特

IPC: H01L29/78 ,  H01L21/336

Abstract: 本公开内容的实施例描述了多阈值电压器件以及相关联的技术和结构。在一个实施例中，一种装置包括：半导体衬底、被设置在半导体衬底上的沟道体、具有第一厚度并且与沟道体耦合的第一栅极电极以及具有第二厚度并且与沟道体耦合的第二栅极电极，其中，第一厚度大于第二厚度。可以描述和/或请求保护其它实施例。