-
公开(公告)号：CN105723515A
公开(公告)日：2016-06-29
申请号：CN201380080982.3
申请日：2013-12-18
Applicant: 英特尔公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/092 , H01L21/26506 , H01L21/3065 , H01L21/823814 , H01L29/0673 , H01L29/1045 , H01L29/165 , H01L29/401 , H01L29/42392 , H01L29/66545 , H01L29/66636 , H01L29/66795 , H01L29/7833 , H01L29/785 , H01L29/78621 , H01L29/78696
Abstract: 公开了一种用于通过以在沟道与源极区和漏极区的界面处沉积栅极控制层(GCL)而增大有效电栅极长度(Leff)来改进晶体管的栅极对沟道的控制的技术。GCL是可以在使用替换S/D沉积形成晶体管时进行沉积的名义上未掺杂的层(或相对于重掺杂的S/D填充材料为大体上较低掺杂的层)。在已经形成S/D腔之后并且在沉积重掺杂的S/D填充材料之前，可以在S/D腔中选择性沉积GCL。以此方式，GCL减小了源极和漏极与栅极叠置体的下重叠(Xud)并且还将重掺杂的源极区和漏极区分离。这继而增大了有效电栅极长度(Leff)并且改进了栅极对沟道的控制。
-
公开(公告)号：CN104094382A
公开(公告)日：2014-10-08
申请号：CN201180075801.9
申请日：2011-12-21
Applicant: 英特尔公司
CPC classification number: H01L27/0611 , H01L21/76841 , H01L21/76849 , H01L21/76883 , H01L23/5223 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: 一般性地描述了完全包封的导电线。例如，第一电介质层形成在衬底上。铜布线布置在第一电介质层的顶表面之下。阻挡金属层形成在铜布线之上，阻挡金属层与第一电介质层的顶表面齐平，并且第二电介质层形成在阻挡金属层和第一电介质层的顶表面上。也公开并且要求保护了其他实施例。
-
公开(公告)号：CN106663667B
公开(公告)日：2020-02-14
申请号：CN201480080911.8
申请日：2014-08-29
Applicant: 英特尔公司
Inventor： J·M·施泰格瓦尔德 , N·林德特
Abstract: 本公开内容的实施例描述了一种用于用多个金属层来填充高纵横比的窄结构的技术以及相关联的配置。在一个实施例中，一种装置包括：包括半导体材料的晶体管结构；具有被限定在晶体管结构上方的凹陷部的电介质材料，凹陷部在第一方向上具有高度；被设置在凹陷部中并与晶体管结构耦合电极端子，其中，电极端子的第一部分包括与晶体管结构直接接触的第一金属，并且电极端子的第二部分包括设置在第一部分上的第二金属，并且其中，第一部分与第二部分之间的界面是平面的并且在第二方向上延伸跨过凹陷部，第二方向实质上垂直于第一方向。可以描述和/或请求保护其它实施例。
-
-
公开(公告)号：CN102473709B
公开(公告)日：2015-06-03
申请号：CN201080028743.X
申请日：2010-11-18
Applicant: 英特尔公司
IPC: H01L27/108 , H01L21/8242
Abstract: 描述了用于形成具有带内陷电极的MIM电容器的存储器设备。在一个实施例中，用于形成带内陷电极的MIM电容器的方法包括：形成由下部部分和上部部分所界定的挖空特征物，其中下部部分形成挖空特征物的底部，而上部部分形成挖空特征物的侧壁。该方法包括：在特征物上沉积下部电极层，在下部电极层上沉积电绝缘层，以及在电绝缘层上沉积上部电极层，从而形成MIM电容器。该方法包括：移除MIM电容器的上部部分以暴露电极层的上表面，并随后选择性地蚀刻电极层中的一个以使得电极层中的一个内陷。该内陷操作使电极彼此隔离，并减少了电极之间漏电通路的可能性。
-
Patent Agency Ranking
公开(公告)号：CN102473709A
公开(公告)日：2012-05-23
申请号：CN201080028743.X
申请日：2010-11-18
Applicant: 英特尔公司
IPC: H01L27/108 , H01L21/8242
Abstract: 描述了用于形成具有带内陷电极的MIM电容器的存储器设备。在一个实施例中，用于形成带内陷电极的MIM电容器的方法包括：形成由下部部分和上部部分所界定的挖空特征物，其中下部部分形成挖空特征物的底部，而上部部分形成挖空特征物的侧壁。该方法包括：在特征物上沉积下部电极层，在下部电极层上沉积电绝缘层，以及在电绝缘层上沉积上部电极层，从而形成MIM电容器。该方法包括：移除MIM电容器的上部部分以暴露电极层的上表面，并随后选择性地蚀刻电极层中的一个以使得电极层中的一个内陷。该内陷操作使电极彼此隔离，并减少了电极之间漏电通路的可能性。
-
公开(公告)号：CN101006569B
公开(公告)日：2011-10-05
申请号：CN200580028272.1
申请日：2005-07-29
Applicant: 英特尔公司
IPC: H01L21/336 , H01L29/10 , H01L29/78
CPC classification number: H01L29/7833 , H01L29/1054 , H01L29/66545 , H01L29/66553 , H01L29/6656
Abstract: 可以利用栅结构作为掩模来形成源和漏区域。然后栅结构可以被去除以形成间隙且隔离物可以形成在间隙内以限定沟槽。在于基底内形成沟槽的过程中，源漏区域的部分被去除。然后基底填充回外延材料且在外延材料上形成新的栅结构。作为结果，可以实现更突变的源漏结。
-
公开(公告)号：CN111415988A
公开(公告)日：2020-07-14
申请号：CN201911226526.0
申请日：2019-12-04
Applicant: 英特尔公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本公开描述了用于施加沟道应力的鳍状物修整插塞结构。在示例中，集成电路结构包括包含硅的鳍状物，该鳍状物具有顶部和侧壁。鳍状物具有将第一鳍状物部分和第二鳍状物部分分隔开的沟槽。包括栅极电极的第一栅极结构在第一鳍状物部分的顶部之上并且在横向上与第一鳍状物部分的侧壁相邻。包括栅极电极的第二栅极结构在第二鳍状物部分的顶部之上并且在横向上与第二鳍状物部分的侧壁相邻。隔离结构在鳍状物的沟槽中，该隔离结构在第一栅极结构和第二栅极结构之间。隔离结构包括在横向上与第一电介质材料不同的凹陷的第二电介质材料的第一电介质材料，该凹陷的第二电介质材料在横向上围绕氧化催化剂层。
-
公开(公告)号：CN103534807B
公开(公告)日：2017-03-01
申请号：CN201180070904.6
申请日：2011-12-06
Applicant: 英特尔公司
IPC: H01L27/108 , H01L21/8247
CPC classification number: H01L27/10894 , H01L27/10817 , H01L27/10855 , H01L28/91
Abstract: 本发明描述了具有用于eDRAM的集成双壁电容器的半导体结构及其形成方法。例如，嵌入式双壁电容器包括设置在第一电介质层中的沟槽，其中所述第一电介质层设置在衬底之上。所述沟槽具有底部和侧壁。U形金属板设置在所述沟槽的底部，与其侧壁间隔开。第二电介质层设置在所述沟槽的侧壁和所述U形金属板上且与它们共形。顶部金属板层设置在所述第二电介质层上且与其共形。
-
公开(公告)号：CN103560150A
公开(公告)日：2014-02-05
申请号：CN201310419494.2
申请日：2005-09-29
Applicant: 英特尔公司
CPC classification number: H01L29/42392 , H01L21/28079 , H01L21/28194 , H01L29/0673 , H01L29/41775 , H01L29/495 , H01L29/51 , H01L29/517 , H01L29/518 , H01L29/66545 , H01L29/6656 , H01L29/66606 , H01L29/66636 , H01L29/66742 , H01L29/7834 , H01L29/78618 , H01L29/78696 , Y10S438/926 , Y10S438/957
Abstract: 本发明公开一种具有外延源区和漏区的金属栅晶体管。描述了形成于重掺杂的衬底上的MOS晶体管。在低温处理中使用金属栅以防止衬底的掺杂扩散到晶体管的沟道区。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.02 seconds)
