-
公开(公告)号：CN104833446A
公开(公告)日：2015-08-12
申请号：CN201510233069.3
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本发明涉及一种CMOS温度传感芯片测试系统。包括温控温箱及置于所述温控温箱内的FPGA模块、用于搭载待测温度传感芯片的待测芯片搭载模块、LCD显示模块、DAC电路、低通滤波电路；所述温控温箱由所述FPGA模块控制进行待测温度传感芯片的测试温度的自动调整；FPGA模块通过所述待测芯片搭载模块为待测温度传感芯片提供测试时序，并通过DAC电路及低通滤波电路为待测温度传感芯片提供标准正弦信号，将待测温度传感芯片输出的信号与标准正弦信号比较，进而处理获取待测温度传感芯片的参数；LCD显示模块用于实现人机交互及测试时待测温度传感芯片的参数的显示。本发明投入设备少，搭建简单，可拓展性强，对于不同的待测芯片只需简单的硬件搭载平台的搭建就能完成测试。
-
公开(公告)号：CN104795095A
公开(公告)日：2015-07-22
申请号：CN201510189983.2
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于折叠式比较器的STT-RAM读取电路及控制方法。所述读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本发明提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN104795095B
公开(公告)日：2017-07-04
申请号：CN201510189983.2
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于折叠式比较器的STT‑RAM读取电路及控制方法。所述读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本发明提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN104833446B
公开(公告)日：2017-07-04
申请号：CN201510233069.3
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本发明涉及一种CMOS温度传感芯片测试系统。包括温控温箱及置于所述温控温箱内的FPGA模块、用于搭载待测温度传感芯片的待测芯片搭载模块、LCD显示模块、DAC电路、低通滤波电路；所述温控温箱由所述FPGA模块控制进行待测温度传感芯片的测试温度的自动调整；FPGA模块通过所述待测芯片搭载模块为待测温度传感芯片提供测试时序，并通过DAC电路及低通滤波电路为待测温度传感芯片提供标准正弦信号，将待测温度传感芯片输出的信号与标准正弦信号比较，进而处理获取待测温度传感芯片的参数；LCD显示模块用于实现人机交互及测试时待测温度传感芯片的参数的显示。本发明投入设备少，搭建简单，可拓展性强，对于不同的待测芯片只需简单的硬件搭载平台的搭建就能完成测试。
-
公开(公告)号：CN204558019U
公开(公告)日：2015-08-12
申请号：CN201520242558.0
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C7/06
Abstract: 本实用新型涉及一种基于两级放大器的STT-RAM读取电路。包括一开环放大器及与该开环放大器连接的并行磁隧道结、控制逻辑电路和第一反相器，所述第一反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至第一时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路。本实用新型提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN204556136U
公开(公告)日：2015-08-12
申请号：CN201520295815.7
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本实用新型涉及一种温度传感芯片测试电路。包括温控温箱及置于所述温控温箱内的FPGA模块、用于搭载待测温度传感芯片的待测芯片搭载模块、LCD显示模块、DAC电路、低通滤波电路；所述温控温箱由所述FPGA模块控制进行待测温度传感芯片的测试温度调整；所述FPGA模块通过所述待测芯片搭载模块为待测温度传感芯片提供测试时序，并通过所述DAC电路及低通滤波电路为待测温度传感芯片提供正弦信号；所述LCD显示模块用于实现人机交互及测试参数的显示。本实用新型电路简单，能够实现对待测温度传感芯片在不同测试温度下的测试。
-
公开(公告)号：CN204558028U
公开(公告)日：2015-08-12
申请号：CN201520242592.8
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/1673 , G11C11/1693
Abstract: 本实用新型涉及一种基于折叠式比较器的STT-RAM读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本实用新型提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
-
-
-
-
-
Search Results
7
records
(took 0.025 seconds)
