-
-
公开(公告)号：CN104795089B
公开(公告)日：2017-05-10
申请号：CN201510190009.8
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C7/06
Abstract: 本发明涉及一种低功耗两级放大器STT‑RAM读取电路的控制方法。提供一低功耗STT‑RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、控制逻辑电路、第一反相器、第一D触发器、第二D触发器、时钟输出模块；通过控制电路控制低功耗STT‑RAM读取电路进入工作及待机状态，从而实现对并行磁隧道结存储的数据读取。本发明采用树型的读取方案，不但具有较快的读取速度，且通过引入了控制电路，只在进入工作状态时产生功耗，从而又节省了读取电路的功耗。
-
公开(公告)号：CN104833446A
公开(公告)日：2015-08-12
申请号：CN201510233069.3
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本发明涉及一种CMOS温度传感芯片测试系统。包括温控温箱及置于所述温控温箱内的FPGA模块、用于搭载待测温度传感芯片的待测芯片搭载模块、LCD显示模块、DAC电路、低通滤波电路；所述温控温箱由所述FPGA模块控制进行待测温度传感芯片的测试温度的自动调整；FPGA模块通过所述待测芯片搭载模块为待测温度传感芯片提供测试时序，并通过DAC电路及低通滤波电路为待测温度传感芯片提供标准正弦信号，将待测温度传感芯片输出的信号与标准正弦信号比较，进而处理获取待测温度传感芯片的参数；LCD显示模块用于实现人机交互及测试时待测温度传感芯片的参数的显示。本发明投入设备少，搭建简单，可拓展性强，对于不同的待测芯片只需简单的硬件搭载平台的搭建就能完成测试。
-
公开(公告)号：CN104795095A
公开(公告)日：2015-07-22
申请号：CN201510189983.2
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于折叠式比较器的STT-RAM读取电路及控制方法。所述读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本发明提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN104833446B
公开(公告)日：2017-07-04
申请号：CN201510233069.3
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本发明涉及一种CMOS温度传感芯片测试系统。包括温控温箱及置于所述温控温箱内的FPGA模块、用于搭载待测温度传感芯片的待测芯片搭载模块、LCD显示模块、DAC电路、低通滤波电路；所述温控温箱由所述FPGA模块控制进行待测温度传感芯片的测试温度的自动调整；FPGA模块通过所述待测芯片搭载模块为待测温度传感芯片提供测试时序，并通过DAC电路及低通滤波电路为待测温度传感芯片提供标准正弦信号，将待测温度传感芯片输出的信号与标准正弦信号比较，进而处理获取待测温度传感芯片的参数；LCD显示模块用于实现人机交互及测试时待测温度传感芯片的参数的显示。本发明投入设备少，搭建简单，可拓展性强，对于不同的待测芯片只需简单的硬件搭载平台的搭建就能完成测试。
-
Patent Agency Ranking
公开(公告)号：CN104795094B
公开(公告)日：2017-06-06
申请号：CN201510189871.7
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于两级放大器的STT‑RAM读取电路及其控制方法。所述读取电路包括一开环放大器及与该开环放大器连接的并行磁隧道结、控制逻辑电路和第一反相器，所述第一反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至第一时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路。本发明提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN104795089A
公开(公告)日：2015-07-22
申请号：CN201510190009.8
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C7/06
Abstract: 本发明涉及一种低功耗两级放大器STT-RAM读取电路的控制方法。提供一低功耗STT-RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、控制逻辑电路、第一反相器、第一D触发器、第二D触发器、时钟输出模块；通过控制电路控制低功耗STT-RAM读取电路进入工作及待机状态，从而实现对并行磁隧道结存储的数据读取。本发明采用树型的读取方案，不但具有较快的读取速度，且通过引入了控制电路，只在进入工作状态时产生功耗，从而又节省了读取电路的功耗。
-
公开(公告)号：CN105958999B
公开(公告)日：2018-12-25
申请号：CN201610325918.2
申请日：2016-05-17
Applicant: 福州大学
IPC: H03K19/20
Abstract: 本发明涉及一种实现与非、或非门逻辑的忆阻器电路，包括忆阻器M1与忆阻器M2；忆阻器M1的正端与NMOS管N1的漏极、NMOS管N2的源极连接，M1的负端与NMOS管N5的源极、NMOS管N6的漏极连接，N1的源极与N5的漏极连接并作为输入端V1；M2的正端与NMOS管N3的源极、NMOS管N4的漏极连接，M2的负端与NMOS管N7的漏极、NMOS管N8的源极连接，N4的源极与N8的漏极连接并作为输入端V2；N2的漏极、N3的漏极、N6的源极、N7的源极与反相器的输入端V3互相连接，反相器的输出端作为忆阻器电路的输出端Vout；NMOS管N1、N4、N6与N7的栅极连接至A选择端，NMOS管N2、N3、N5与N8的栅极连接至B选择端；本发明还涉及其实现方法。本发明为忆阻器在逻辑运算中可发挥的作用提供了一种新的思路。
-
公开(公告)号：CN104795095B
公开(公告)日：2017-07-04
申请号：CN201510189983.2
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于折叠式比较器的STT‑RAM读取电路及控制方法。所述读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本发明提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN105958999A
公开(公告)日：2016-09-21
申请号：CN201610325918.2
申请日：2016-05-17
Applicant: 福州大学
IPC: H03K19/20
CPC classification number: H03K19/20
Abstract: 本发明涉及一种实现与非、或非门逻辑的忆阻器电路，包括忆阻器M1与忆阻器M2；忆阻器M1的正端与NMOS管N1的漏极、NMOS管N2的源极连接，M1的负端与NMOS管N5的源极、NMOS管N6的漏极连接，N1的源极与N5的漏极连接并作为输入端V1；M2的正端与NMOS管N3的源极、NMOS管N4的漏极连接，M2的负端与NMOS管N7的漏极、NMOS管N8的源极连接，N4的源极与N8的漏极连接并作为输入端V2；N2的漏极、N3的漏极、N6的源极、N7的源极与反相器的输入端V3互相连接，反相器的输出端作为忆阻器电路的输出端Vout；NMOS管N1、N4、N6与N7的栅极连接至A选择端，NMOS管N2、N3、N5与N8的栅极连接至B选择端；本发明还涉及其实现方法。本发明为忆阻器在逻辑运算中可发挥的作用提供了一种新的思路。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.023 seconds)
