-
公开(公告)号：CN104795089B
公开(公告)日：2017-05-10
申请号：CN201510190009.8
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C7/06
Abstract: 本发明涉及一种低功耗两级放大器STT‑RAM读取电路的控制方法。提供一低功耗STT‑RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、控制逻辑电路、第一反相器、第一D触发器、第二D触发器、时钟输出模块；通过控制电路控制低功耗STT‑RAM读取电路进入工作及待机状态，从而实现对并行磁隧道结存储的数据读取。本发明采用树型的读取方案，不但具有较快的读取速度，且通过引入了控制电路，只在进入工作状态时产生功耗，从而又节省了读取电路的功耗。
-
公开(公告)号：CN103279322B
公开(公告)日：2016-01-13
申请号：CN201310236890.1
申请日：2013-06-13
Applicant: 福州大学
IPC: G06F7/50
Abstract: 本发明利用单电子晶体管与MOS管混合结构所具有的库仑阻塞振荡效应和多栅输入特性，实现了基于阈值逻辑的超前进位加法器。由于阈值逻辑强大的逻辑功能，该电路仅由10个阈值逻辑门构成，整个电路仅消耗30个器件。与传统的纯CMOS超前进位加法器相比而言，该阈值逻辑型超前进位加法器的电路结构大大简化，管子数目显著减少，电路功耗进一步下降。该阈值逻辑型超前进位加法器有望在微处理器、数字信号处理器等领域中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。
-
公开(公告)号：CN104883189A
公开(公告)日：2015-09-02
申请号：CN201510303768.0
申请日：2015-06-04
Applicant: 福州大学
IPC: H03M3/00
Abstract: 本发明提出一种包含级间路径的级联结构Sigma-Delta调制器，其特征在于：包括第一级调制器、第二级调制器及一条级间模拟路径；所述第一级调制器与第二级调制器级联；该路径包含一个系数模块、一个单位延时模块。本发明实现了4阶噪声整形功能。使得改进结构增加了一阶噪声整形功能，噪声抑制能力大大提高；其次，减少了积分器的使用，从而降低了电路功耗和系统时序的复杂度，节约了版图面积；在增加系统信噪比的同时，保证了系统的输入过载值和系统的稳定性没有较大的改变。与现有调制器相比更能满足高精度、低功耗的应用需求，在音频、传感等领域将会有巨大的发展空间。
-
公开(公告)号：CN104833446A
公开(公告)日：2015-08-12
申请号：CN201510233069.3
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本发明涉及一种CMOS温度传感芯片测试系统。包括温控温箱及置于所述温控温箱内的FPGA模块、用于搭载待测温度传感芯片的待测芯片搭载模块、LCD显示模块、DAC电路、低通滤波电路；所述温控温箱由所述FPGA模块控制进行待测温度传感芯片的测试温度的自动调整；FPGA模块通过所述待测芯片搭载模块为待测温度传感芯片提供测试时序，并通过DAC电路及低通滤波电路为待测温度传感芯片提供标准正弦信号，将待测温度传感芯片输出的信号与标准正弦信号比较，进而处理获取待测温度传感芯片的参数；LCD显示模块用于实现人机交互及测试时待测温度传感芯片的参数的显示。本发明投入设备少，搭建简单，可拓展性强，对于不同的待测芯片只需简单的硬件搭载平台的搭建就能完成测试。
-
公开(公告)号：CN104795095A
公开(公告)日：2015-07-22
申请号：CN201510189983.2
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于折叠式比较器的STT-RAM读取电路及控制方法。所述读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本发明提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN102495356B
公开(公告)日：2014-11-05
申请号：CN201110388659.5
申请日：2011-11-30
Applicant: 福州大学
IPC: G01R31/3183
Abstract: 本发明涉及扫描链复位信号处理技术领域，特别是一种扫描链异步复位寄存器复位端口处理方法，包括异步复位且复位信号由组合逻辑电路产生的寄存器组，其特征在于：在各寄存器与相对应的组合逻辑电路之间设置一或门，所述或门的一输入端与所述组合逻辑电路相连接，另一输入端输入一模式选择信号，所述或门的输出端接至所述寄存器的复位端。该方法不仅可减少内部导线，对后端布线有利，且无需额外增加测试复位端口，可减小芯片面积。
-
-
公开(公告)号：CN102571064A
公开(公告)日：2012-07-11
申请号：CN201210001141.6
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/0175
Abstract: 本发明涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的二进制码-格雷码转换器，其包括四信号输入端以及三个二输入SET/MOS混合电路，仅消耗3个PMOS管，3个NMOS管和3个SET。整个电路的平均功耗仅为19.9nW。输入输出电压具有较好的兼容性，具有较大的输出摆幅，有利于驱动下一级的电路，能够与其它电路进行集成设计。与传统基于CMOS器件的二进制码-格雷码转换器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该二进制码-格雷码转换器能够作为接口电路，在有限状态机、存储器等电路中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。
-
公开(公告)号：CN102545882A
公开(公告)日：2012-07-04
申请号：CN201210001142.0
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本发明涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/MOS混合结构的可重构阈值逻辑单元。其由一个四输入的SET/MOS混合电路和第一、二反相器构成，所述的第一、二反相器的输出端各自与所述SET/MOS混合电路的一输入端连接；其通过对输入端的偏置，该逻辑单元就能够实现或、或非、与、与非逻辑功能，而不需要改变电路的器件参数。该可重构阈值逻辑单元结构简单、功耗低、集成度高，同时具有较高的可重构特性，能够有效地实现同一单元的不同逻辑功能。这些特点使得该可重构阈值逻辑单元能够应用于FPGA、人工神经网络等低功耗、高集成度超大规模集成电路中。
-
公开(公告)号：CN103346780B
公开(公告)日：2016-06-01
申请号：CN201310234237.1
申请日：2013-06-13
Applicant: 福州大学
IPC: H03K19/20
Abstract: 本发明利用新型纳米电子器件单电子晶体管与MOS管混合结构所具有的库仑阻塞振荡效应和多栅输入特性，提出了一个基于SET/MOS混合结构的可复用逻辑门。通过偏置输入端和控制端，该逻辑单元就能够实现或、或非、与、与非、异或、同或所有的二输入逻辑功能，而不需要改变电路的器件参数，仅消耗3个PMOS管，3个NMOS管和3个SET。该可复用逻辑门结构简单、功耗低、集成度高，具有较高的可重构特性，有望在将来的低功耗、高集成度的超大规模集成电路中得到应用。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.028 seconds)
