-
公开(公告)号：CN105897254B
公开(公告)日：2018-10-30
申请号：CN201610325873.9
申请日：2016-05-17
Applicant: 福州大学
IPC: H03K19/21
Abstract: 本发明涉及一种基于忆阻器与MOS管的异或门逻辑电路，包括第一忆阻器M1与第二忆阻器M2，第一忆阻器M1的负端作为第一输入端V1与第一PMOS管P1的源极连接，第二忆阻器M2的负端作为第二输入端V2与第二PMOS管P2的源极连接；还包括第一NMOS管N1与第二NMOS管N2，第一忆阻器M1的正端、第二忆阻器M2的正端、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的栅极互相连接；第一PMOS管P1、第二PMOS管P2、第一NMOS管N1与第二NMOS管N2的漏极互相连接并作为输出端Vout，第一NMOS管N1的源极与第二NMOS管N2的源极互相连接且接地；本发明还涉及一种基于忆阻器与MOS管的异或门逻辑电路的实现方法。本发明为忆阻器在逻辑运算中可发挥的作用提供了一种新的思路。
-
公开(公告)号：CN104883189B
公开(公告)日：2018-05-25
申请号：CN201510303768.0
申请日：2015-06-04
Applicant: 福州大学
IPC: H03M3/00
Abstract: 本发明提出一种包含级间路径的级联结构Sigma‑Delta调制器，其特征在于：包括第一级调制器、第二级调制器及一条级间模拟路径；所述第一级调制器与第二级调制器级联；该路径包含一个系数模块、一个单位延时模块。本发明实现了4阶噪声整形功能。使得改进结构增加了一阶噪声整形功能，噪声抑制能力大大提高；其次，减少了积分器的使用，从而降低了电路功耗和系统时序的复杂度，节约了版图面积；在增加系统信噪比的同时，保证了系统的输入过载值和系统的稳定性没有较大的改变。与现有调制器相比更能满足高精度、低功耗的应用需求，在音频、传感等领域将会有巨大的发展空间。
-
公开(公告)号：CN104795094B
公开(公告)日：2017-06-06
申请号：CN201510189871.7
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于两级放大器的STT‑RAM读取电路及其控制方法。所述读取电路包括一开环放大器及与该开环放大器连接的并行磁隧道结、控制逻辑电路和第一反相器，所述第一反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至第一时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路。本发明提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN104795089A
公开(公告)日：2015-07-22
申请号：CN201510190009.8
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C7/06
Abstract: 本发明涉及一种低功耗两级放大器STT-RAM读取电路的控制方法。提供一低功耗STT-RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、控制逻辑电路、第一反相器、第一D触发器、第二D触发器、时钟输出模块；通过控制电路控制低功耗STT-RAM读取电路进入工作及待机状态，从而实现对并行磁隧道结存储的数据读取。本发明采用树型的读取方案，不但具有较快的读取速度，且通过引入了控制电路，只在进入工作状态时产生功耗，从而又节省了读取电路的功耗。
-
公开(公告)号：CN104795093B
公开(公告)日：2017-07-04
申请号：CN201510189801.1
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于折叠式比较器的低功耗读取电路及控制方法。所述读取电路，包括折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的控制电路、并行磁隧道结、控制逻辑电路和反相器，所述控制电路与所述并行磁隧道结连接，所述反相器还连接有第一D触发器和第二D触发器，还包括一时钟输出模块，所述时钟输出模块的第一时钟信号输出端和第二时钟信号输出端分别与所述第一D触发器和第二D触发器的时钟控制输入端连接。本发明提供的读取电路可以有效的提高读取速度，同时通过增加控制电路，节省了待机时工作电路的功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN104807562A
公开(公告)日：2015-07-29
申请号：CN201510230612.4
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本发明提供了一种基于labview的温度传感芯片测试系统，该系统包括一FPGA模块、一搭载模块、一数据采集模块、一数据处理模块、一温箱及一自动温控模块；所述FPGA模块向待测芯片提供时序信号和激励信号；待测芯片搭载于搭载模块上；所述数据采集模块采集待测芯片的输出数据；所述数据处理模块对数据采集模块采集的数据进行数据处理；所述自动温控模块由FPGA模块控制；所述FPGA模块、搭载模块及自动温控模块设置于温箱内，所述数据采集模块及数据处理模块设置于温箱外；所述数据处理模块包括一labview模块。本发明设备少，搭建简单，几乎零操作，可实现自动完成数据的采集处理，能大大的提高芯片测试的效率、准确性。
-
公开(公告)号：CN104795089B
公开(公告)日：2017-05-10
申请号：CN201510190009.8
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C7/06
Abstract: 本发明涉及一种低功耗两级放大器STT‑RAM读取电路的控制方法。提供一低功耗STT‑RAM读取电路，包括控制电路、并行磁隧道结、开环放大器、控制逻辑电路、第一反相器、第一D触发器、第二D触发器、时钟输出模块；通过控制电路控制低功耗STT‑RAM读取电路进入工作及待机状态，从而实现对并行磁隧道结存储的数据读取。本发明采用树型的读取方案，不但具有较快的读取速度，且通过引入了控制电路，只在进入工作状态时产生功耗，从而又节省了读取电路的功耗。
-
公开(公告)号：CN104883189A
公开(公告)日：2015-09-02
申请号：CN201510303768.0
申请日：2015-06-04
Applicant: 福州大学
IPC: H03M3/00
Abstract: 本发明提出一种包含级间路径的级联结构Sigma-Delta调制器，其特征在于：包括第一级调制器、第二级调制器及一条级间模拟路径；所述第一级调制器与第二级调制器级联；该路径包含一个系数模块、一个单位延时模块。本发明实现了4阶噪声整形功能。使得改进结构增加了一阶噪声整形功能，噪声抑制能力大大提高；其次，减少了积分器的使用，从而降低了电路功耗和系统时序的复杂度，节约了版图面积；在增加系统信噪比的同时，保证了系统的输入过载值和系统的稳定性没有较大的改变。与现有调制器相比更能满足高精度、低功耗的应用需求，在音频、传感等领域将会有巨大的发展空间。
-
公开(公告)号：CN104795095A
公开(公告)日：2015-07-22
申请号：CN201510189983.2
申请日：2015-04-21
Applicant: 福州大学
IPC: G11C11/16
CPC classification number: G11C11/161 , G11C11/1673 , G11C11/1693
Abstract: 本发明涉及一种基于折叠式比较器的STT-RAM读取电路及控制方法。所述读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本发明提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
-
公开(公告)号：CN104807562B
公开(公告)日：2017-10-20
申请号：CN201510230612.4
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本发明提供了一种基于labview的温度传感芯片测试系统，该系统包括一FPGA模块、一搭载模块、一数据采集模块、一数据处理模块、一温箱及一自动温控模块；所述FPGA模块向待测芯片提供时序信号和激励信号；待测芯片搭载于搭载模块上；所述数据采集模块采集待测芯片的输出数据；所述数据处理模块对数据采集模块采集的数据进行数据处理；所述自动温控模块由FPGA模块控制；所述FPGA模块、搭载模块及自动温控模块设置于温箱内，所述数据采集模块及数据处理模块设置于温箱外；所述数据处理模块包括一labview模块。本发明设备少，搭建简单，几乎零操作，可实现自动完成数据的采集处理，能大大的提高芯片测试的效率、准确性。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.04 seconds)
