阻变随机存储器及其形成方法
    1.
    发明公开

    公开(公告)号:CN118613142A

    公开(公告)日:2024-09-06

    申请号:CN202310213039.0

    申请日:2023-03-06

    Abstract: 一种阻变随机存储器及其形成方法,其中方法包括:衬底内具有第一金属互连层,衬底暴露出第一金属互连层表面;在衬底表面形成第一介质层和位于第一介质层内的第一开口,第一开口暴露出第一金属互连层部分表面;在第一开口内形成初始第一电极层和位于初始第一电极层表面的第一掩膜层,第一掩膜层填满第一开口;以第一掩膜层为掩膜,刻蚀第一开口侧壁的初始第一电极层,直到暴露出第一金属互连层表面,形成第一电极层,第一电极层侧壁至第一开口侧壁之间具有第二开口;在第二开口内形成隔离层;在形成隔离层之后,去除第一掩膜层;在去除第一掩膜层之后,在第一开口内形成阻变层和位于阻变层表面的第二电极层,提高了阻变随机存储器尺寸的精确性。

    半导体结构及其形成方法
    3.
    发明公开

    公开(公告)号:CN118042922A

    公开(公告)日:2024-05-14

    申请号:CN202410204081.0

    申请日:2024-02-23

    Abstract: 本申请提供半导体结构及其形成方法,所述半导体结构包括:半导体衬底,所述半导体衬底中形成有沟槽,所述沟槽底部和侧壁以及所述半导体衬底表面依次形成有第一电极层和电容介质层,所述沟槽中还形成有不填满所述沟槽的第一绝缘层;位于所述第一绝缘层表面和所述电容介质层表面的第二电极层以及填满所述沟槽的第二绝缘层;位于所述半导体衬底上覆盖所述半导体衬底的层间介质层以及位于所述层间介质层中分别电连接所述第一电极层和第二电极层的接触结构。本申请提供一种半导体结构及其形成方法,可以提高深沟槽电容器的器件可靠性。

    一种TFET器件及其形成方法
    4.
    发明公开

    公开(公告)号:CN117542884A

    公开(公告)日:2024-02-09

    申请号:CN202311562174.2

    申请日:2023-11-22

    Inventor: 包明珺 吴旭升

    Abstract: 本申请提供一种TFET器件及其形成方法,所述TFET器件包括:半导体衬底,所述半导体衬底表面包括相互垂直的x方向和y方向;位于所述半导体衬底中的若干沿x方向延伸的第一沟槽和若干沿y方向延伸的第二沟槽;位于所述第一沟槽和所述第二沟槽中的隔离结构,其中,部分所述第二沟槽中的隔离结构的顶面低于所述半导体衬底的表面;位于所述半导体衬底表面以及所述部分第二沟槽中的栅极层。本申请提供一种TFET器件及其形成方法,栅极层覆盖半导体衬底表面并延伸至半导体衬底中,可以增大TFET器件的隧穿面积和开态电流。

    半导体结构及其形成方法
    5.
    发明公开

    公开(公告)号:CN116913860A

    公开(公告)日:2023-10-20

    申请号:CN202310896518.7

    申请日:2023-07-20

    Inventor: 任烨 吴旭升

    Abstract: 本申请提供半导体结构及其形成方法,所述半导体结构包括:半导体衬底,所述半导体衬底的第一表面形成有第一外延层和第二外延层,所述半导体衬底包括若干交替分布的第一区域和第二区域;掩埋金属连接结构,位于所述第二区域的第一外延层和第二外延层中,所述掩埋金属连接结构的顶面尺寸小于所述掩埋金属连接结构的底面尺寸;穿硅通孔连接结构,位于第二区域的半导体衬底的第二表面贯穿所述半导体衬底并电连接所述掩埋金属连接结构的底面。本申请提供一种半导体结构及其形成方法,增加了掩埋金属连接结构底部的尺寸,可以使得掩埋金属连接结构和穿硅通孔连接结构精准对接,提高器件可靠性。

    半导体结构及其制备方法、电子设备

    公开(公告)号:CN116387262A

    公开(公告)日:2023-07-04

    申请号:CN202310563569.8

    申请日:2023-05-18

    Abstract: 本发明实施例公开了一种半导体结构及其制备方法、电子设备。该半导体结构包括:衬底;有源器件,所述有源器件设置在所述衬底的一侧;介质层,所述介质层形成在所述衬底的相对的两侧,并覆盖所述有源器件,在所述介质层内设置有导通结构,所述导通结构与所述有源器件连接,在所述导通结构的靠近所述衬底的一侧设置有刻蚀停止层;金属通孔,所述金属通孔贯穿所述衬底的两侧的所述介质层以及所述刻蚀停止层,并与所述导通结构连接。氮化硅层为刻蚀停止层。即刻蚀贯通孔时,刻蚀到氮化硅层时刻蚀停止,以控制刻蚀的深度,从而防止导通结构被刻蚀,以发生金属反溅现象。

    半导体结构及其形成方法
    7.
    发明公开

    公开(公告)号:CN119905454A

    公开(公告)日:2025-04-29

    申请号:CN202311403527.4

    申请日:2023-10-26

    Inventor: 吴旭升

    Abstract: 本申请提供半导体结构及其形成方法,所述半导体结构包括:半导体衬底,所述半导体衬底的第一表面包括第一外延层和第二外延层以及相互垂直的x方向和y方向和若干沿x方向交替分布的第一区域和第二区域;位于所述若干第二区域的第二外延层中的若干第一沟槽;位于部分第一沟槽中延伸至所述第一外延层中的第二沟槽和第三沟槽,部分第二沟槽在所述第一外延层中连通,部分第三沟槽在所述第一外延层中连通;位于所述第一沟槽、第二沟槽和第三沟槽中的金属连接结构;位于所述半导体衬底的第二表面贯穿所述半导体衬底并分别电连接位于所述第二沟槽和第三沟槽中的金属连接结构的底面的第一穿硅通孔连接结构和第二穿硅通孔连接结构。

    互连结构及其形成方法
    8.
    发明公开

    公开(公告)号:CN116864442A

    公开(公告)日:2023-10-10

    申请号:CN202310969273.6

    申请日:2023-08-03

    Inventor: 吴旭升

    Abstract: 本申请提供一种互连结构及其形成方法,该形成方法包括:提供前层结构和位于前层结构上的堆叠结构,该堆叠结构包括依次堆叠的第一导电阻挡材料层、导电连线材料层、第二导电阻挡材料层、通孔连线材料层以及第三导电阻挡材料层;在第三导电阻挡材料层上形成第二掩膜层;刻蚀堆叠结构至暴露前层结构,其中,与第二掩膜层和第三掩膜层位置对应的第一导电阻挡材料层、导电连线材料层和第二导电阻挡材料层被保留并分别形成第一导电阻挡层、导电连线和第二导电阻挡层;与第三掩膜层位置对应的第三导电阻挡材料层和通孔连线材料层被保留并分别形成通孔连线和第三导电阻挡层。本申请的互连结构及其形成方法可以提高互连结构的良率。

    半导体结构及其形成方法
    9.
    发明公开

    公开(公告)号:CN118471807A

    公开(公告)日:2024-08-09

    申请号:CN202310134357.8

    申请日:2023-02-09

    Inventor: 吴旭升

    Abstract: 本申请提供半导体结构及其形成方法,所述半导体结构包括:第一晶圆,所述第一晶圆中形成有晶体管结构;第二晶圆,所述第二晶圆包括第二衬底以及位于所述第二衬底表面的键合介质层,所述键合介质层与所述第一晶圆键合,所述第二晶圆上形成有TFET结构,所述TFET结构与所述第一晶圆中的晶体管结构电连通。本申请将TFET跟MOSFET进行三维堆叠,充分利用TFET和MOSFET的优势,提高器件性能。

    一种隧穿场效应晶体管的制备方法

    公开(公告)号:CN116632044A

    公开(公告)日:2023-08-22

    申请号:CN202310703045.4

    申请日:2023-06-14

    Abstract: 本发明提供了一种隧穿场效应晶体管的制备方法,属于微纳电子学技术领域。本发明在基本的隧穿场效应晶体管结构的基础上,采用外延方法在衬底表面和栅叠层之间制备了一个具有和漏区或源区同样掺杂类型的中等浓度硅材料作为沟道区,从而降低或增大了隧穿场效应晶体管用于沟道反型的栅电压,进而降低或增大了隧穿场效应晶体管的开启电压。同时,沟道区的厚度较小,器件的衬底区主体仍然是轻掺杂的高阻硅,因此隧穿场效应晶体管的低关态电流优势得以保持。本发明可以与CMOS工艺兼容,可以用于未来大规模低功耗集成电路的集成。

Patent Agency Ranking