-
公开(公告)号:CN114497049B
公开(公告)日:2025-04-25
申请号:CN202011153452.5
申请日:2020-10-26
Applicant: 北方集成电路技术创新中心(北京)有限公司
Abstract: 一种半导体结构及其形成方法,半导体结构包括:贯穿浮栅和部分厚度基底的沟槽,包括位于单元阵列区的主沟槽、位于相邻一侧选择栅区的第一偏移槽、位于第一过渡区的第一过渡槽以及沿行向与第一偏移槽间隔排布的第一次沟槽,第一过渡槽具有分别对应在沿行向第一侧和第二侧的第一过渡侧壁、第二过渡侧壁,第一次沟槽具有与第二过渡侧壁相对的次侧壁;设定位于第一过渡区与第二过渡侧壁平行设置的第一参考边和第二参考边;第一过渡侧壁位于第一参考边沿行向的第一侧;或者,次侧壁位于第二参考边远离第二过渡侧壁的一侧;或者,第一过渡侧壁位于第一参考边沿行向的第一侧且次侧壁位于第二参考边远离第二过渡侧壁的一侧。本发明提升半导体结构的性能。
-
公开(公告)号:CN116500721A
公开(公告)日:2023-07-28
申请号:CN202310766982.4
申请日:2023-06-27
Applicant: 北方集成电路技术创新中心(北京)有限公司
Abstract: 本申请提供半导体结构及其形成方法,所述半导体结构包括:SOI衬底,所述SOI衬底包括若干器件区和包围每个器件区的切割道区,所述SOI衬底上还包括第一介质层;位于所述第一介质层表面的第二介质层以及位于所述第二介质层中的第一波导结构,部分第一波导结构位于所述切割道区,任意相邻器件区的光路通过所述切割道区的第一波导结构连通。本申请提供一种半导体结构及其形成方法,通过设置于切割道区的第一波导结构实现全片光互连并且降低器件延迟和功耗。
-
公开(公告)号:CN116387262A
公开(公告)日:2023-07-04
申请号:CN202310563569.8
申请日:2023-05-18
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L23/48 , H01L23/532 , H01L21/768
Abstract: 本发明实施例公开了一种半导体结构及其制备方法、电子设备。该半导体结构包括:衬底;有源器件,所述有源器件设置在所述衬底的一侧;介质层,所述介质层形成在所述衬底的相对的两侧,并覆盖所述有源器件,在所述介质层内设置有导通结构,所述导通结构与所述有源器件连接,在所述导通结构的靠近所述衬底的一侧设置有刻蚀停止层;金属通孔,所述金属通孔贯穿所述衬底的两侧的所述介质层以及所述刻蚀停止层,并与所述导通结构连接。氮化硅层为刻蚀停止层。即刻蚀贯通孔时,刻蚀到氮化硅层时刻蚀停止,以控制刻蚀的深度,从而防止导通结构被刻蚀,以发生金属反溅现象。
-
公开(公告)号:CN116314232A
公开(公告)日:2023-06-23
申请号:CN202310401842.7
申请日:2023-04-14
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L27/146
Abstract: 本申请提供半导体结构及其形成方法,所述半导体结构包括:SOI衬底,所述SOI衬底包括底硅层、绝缘层和顶硅层,所述SOI衬底包括光栅区域、第一波导区域、第二波导区域和第三波导区域;第一脊型波导,位于所述第一波导区域的顶硅层中;光栅结构,所述光栅结构包括位于所述光栅区域的顶硅层中的第一部分以及位于所述第一部分上方的第二部分,所述第二部分和第一部分为同步刻蚀形成。本申请提供一种半导体结构及其形成方法,可以降低硅基光电子无源器件的工艺难度。
-
公开(公告)号:CN114497049A
公开(公告)日:2022-05-13
申请号:CN202011153452.5
申请日:2020-10-26
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L27/11524 , H01L27/11541 , H01L27/11548 , H01L27/11558
Abstract: 一种半导体结构及其形成方法,半导体结构包括:贯穿浮栅和部分厚度基底的沟槽,包括位于单元阵列区的主沟槽、位于相邻一侧选择栅区的第一偏移槽、位于第一过渡区的第一过渡槽以及沿行向与第一偏移槽间隔排布的第一次沟槽,第一过渡槽具有分别对应在沿行向第一侧和第二侧的第一过渡侧壁、第二过渡侧壁,第一次沟槽具有与第二过渡侧壁相对的次侧壁;设定位于第一过渡区与第二过渡侧壁平行设置的第一参考边和第二参考边;第一过渡侧壁位于第一参考边沿行向的第一侧;或者,次侧壁位于第二参考边远离第二过渡侧壁的一侧;或者,第一过渡侧壁位于第一参考边沿行向的第一侧且次侧壁位于第二参考边远离第二过渡侧壁的一侧。本发明提升半导体结构的性能。
-
公开(公告)号:CN114442421A
公开(公告)日:2022-05-06
申请号:CN202011188200.6
申请日:2020-10-30
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: G03F1/36
Abstract: 一种光学邻近矫正方法及其系统、掩膜版、设备及存储介质,所述光学邻近矫正方法包括:提供原始图形;获取所述原始图形中的刻蚀窗口;获取所述刻蚀窗口边界内侧的膜层,作为内侧膜层,以及获取所述刻蚀窗口边界外侧的膜层,作为外侧膜层;判断所述内侧膜层的材料和外侧膜层的材料是否相同;当所述内侧膜层的材料和外侧膜层的材料不同时,将所述内侧膜层和外侧膜层的边界标记为待处理边界;沿着垂直于所述待处理边界且由所述内侧膜层指向外侧膜层的方向,对所述待处理边界进行扩展,获得图形。本发明实施例有利于增大光刻和刻蚀工艺的窗口,降低出现栅栏缺陷的几率。
-
公开(公告)号:CN114256073A
公开(公告)日:2022-03-29
申请号:CN202011026273.5
申请日:2020-09-25
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/10 , H01L29/08
Abstract: 本申请提供半导体结构及其形成方法,所述半导体结构包括:半导体衬底,所述半导体衬底包括第一区域和第二区域以及隔离所述第一区域和所述第二区域的隔离结构;栅极结构,位于所述第一区域和所述第二区域的半导体衬底上;第一侧墙,位于所述栅极结构的侧壁;源极和漏极,位于所述栅极结构两侧的半导体衬底中,其中,所述第一区域还包括轻掺杂源极,所述轻掺杂源极延伸至所述第一区域上源极一侧的第一侧墙下方;第二侧墙,位于所述第一区域上的漏极一侧的第一侧墙侧壁以及所述第二区域的第一侧墙侧壁。本申请所述的半导体结构及其形成方法,可以改善TFET器件的双极效应以及提高器件的隧穿电流,提高器件可靠性。
-
公开(公告)号:CN115249713B
公开(公告)日:2024-12-24
申请号:CN202110452450.4
申请日:2021-04-26
Applicant: 北方集成电路技术创新中心(北京)有限公司
Abstract: 一种半导体结构及其形成方法、以及存储器,半导体结构包括:基底,包括多个分立的单元阵列区,用于形成存储单元;多条沿列向延伸且沿行向排布的隔离结构,位于基底中,单元阵列区的隔离结构的顶面低于基底的顶面;第一漏掺杂层,位于隔离结构沿行向第二侧露出的基底侧壁上;第二漏掺杂层,位于隔离结构沿行向第一侧露出的基底侧壁上;浮栅,位于单元阵列区的相邻隔离结构之间的部分基底上,且浮栅沿列向分立间隔排布;沿列向的源区,位于单元阵列区的相邻浮栅之间的基底内。本发明实施例使得第一漏掺杂层和二漏掺杂层的形成工艺免受离子注入工艺的限制,提高第一漏掺杂层和第二漏掺杂层的形成质量,优化半导体结构的性能。
-
公开(公告)号:CN118448285A
公开(公告)日:2024-08-06
申请号:CN202311565843.1
申请日:2023-11-22
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 本发明提供了一种用于多芯粒集成的低温短时C2W混合键合互连方法。该方法包括以下步骤:在完成CMP工艺的待键合表面形成一层金属纳米颗粒层,然后去除光刻胶,保留金属纳米颗粒层;对待键合表面进行激活,随后进行C2W的混合键合和退火,实现多芯粒集成。本发明采用表面修饰方法对互连结构进行金属纳米颗粒修饰,得到带有金属纳米颗粒修饰的C2W混合键合互连结构,基于热压键合原理,有助于实现面向多芯粒集成的低温短时C2W混合键合,键合温度在200℃以下,C2W每个芯粒的键合时间有望缩短至5分钟之内。
-
公开(公告)号:CN118448284A
公开(公告)日:2024-08-06
申请号:CN202311556005.8
申请日:2023-11-21
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/60
Abstract: 本发明提供了一种基于氧等离子体激活和酸洗工艺的混合键合互连方法。该方法包括以下步骤:对完成CMP工艺的待键合表面进行活化,在金属焊盘表面形成一层金属氧化物;对金属焊盘表面进行酸洗,去除所述金属氧化物,得到具有蝶形凹陷的金属焊盘。本发明对CMP工艺之后的待键合表面进行激活,同时采用酸洗工艺去除金属焊盘表面的薄膜金属氧化物,有助于实现金属焊盘表面的碟形凹陷控制,降低Cu/SiO2混合键合技术中CMP的工艺要求和难度,同时有助于避免由于CMP过程中金属焊盘凹陷导致的研磨液残留问题,回避由此引起的金属焊盘表面缺陷和混合键合良率低的问题。
-
-
-
-
-
-
-
-
-