-
公开(公告)号：CN102931982B
公开(公告)日：2015-10-14
申请号：CN201210478209.X
申请日：2012-11-22
Applicant: 清华大学深圳研究生院
Abstract: 本发明公开了电路设计和数据传输技术领域中的一种高速串行接口接收端的时钟数据恢复电路中的时钟相位判断电路，包括第一鉴相器、第二鉴相器、第三鉴相器、第四鉴相器、第一投票单元、第二投票单元和第三投票单元。本发明先将两路高速信号解复用（Demux）成四路相对低速的信号，输入时钟相位判断电路。然后时钟相位判断电路中的鉴相器分别对这四路信号处理，判断出相应的early/late信息。最后时钟相位判断电路中的投票单元将这四组early/late信息进行投票，得出综合的early/late信息。时钟相位判断电路输出early信号表示采样时钟需要前移，输出late信号表示采样时钟需要后移，输出hold信号表示采样时钟不变。本发明提供的时钟相位判断电路不但使时钟数据恢复环路的带宽减小了一半，并且使数字模块速度降低了一半，设计简单、功耗低且占用面积小。
-
Patent Agency Ranking
公开(公告)号：CN102684684A
公开(公告)日：2012-09-19
申请号：CN201210130284.7
申请日：2012-04-27
Applicant: 清华大学
IPC: H03L7/00
Abstract: 本发明公开了电路设计和数据传输技术领域中的一种多通道前向时钟高速串行接口的正交时钟产生电路。包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；延迟线电路用于产生等相位差的第一相时钟、第二相时钟、第三相时钟和第四相时钟；第一相位平均电路用于输入同相的第二相时钟和同相的第三相时钟，其输出时钟的相位为第二和第三相时钟的相位的均值；第二相位平均电路用于输入反相的第一相时钟和同相的第四相时钟，其输出时钟的相位为第一相时钟反相相位和第四相时钟的相位的均值；第一和第二缓冲器分别用于输入第一和第二相位平均电路的输出时钟，并经过满摆幅放大后输出。本发明提供的电路功耗低且占用面积小。
-
公开(公告)号：CN102780663A
公开(公告)日：2012-11-14
申请号：CN201210237818.6
申请日：2012-07-09
Applicant: 清华大学
IPC: H04L25/03
Abstract: 一种应用于高速串行接口的连续时间均衡电路，包括耦合到地的可编程匹配电阻模块，连续时间均衡放大器电路和失调校准模块，外部数据信号通过直流耦合或交流耦合连接可编程匹配电阻模块，产生本地接收到的信号INN和INP，该信号通过连续时间均衡放大器进行数据均衡，同时完成直流电平转换，将参考到地的未均衡数据信号INN和INP转化为参考到电源的均衡数据信号OUTN和OUTP，同时通过失调校准模块测量系统失调，调节失调校准模块的输出Ioffsetn和Ioffsetp，完成失调去除，本发明利用连续时间均衡放大器同时对数据进行了电平转化，失调校准，均衡放大三项功能，降低了数据传输的误码率，减小了集成电路的功耗和面积。
-
公开(公告)号：CN102780663B
公开(公告)日：2015-02-25
申请号：CN201210237818.6
申请日：2012-07-09
Applicant: 清华大学深圳研究生院
IPC: H04L25/03
Abstract: 一种应用于高速串行接口的连续时间均衡电路，包括耦合到地的可编程匹配电阻模块，连续时间均衡放大器电路和失调校准模块，外部数据信号通过直流耦合或交流耦合连接可编程匹配电阻模块，产生本地接收到的信号INN和INP，该信号通过连续时间均衡放大器进行数据均衡，同时完成直流电平转换，将参考到地的未均衡数据信号INN和INP转化为参考到电源的均衡数据信号OUTN和OUTP，同时通过失调校准模块测量系统失调，调节失调校准模块的输出Ioffsetn和Ioffsetp，完成失调去除，本发明利用连续时间均衡放大器同时对数据进行了电平转化，失调校准，均衡放大三项功能，降低了数据传输的误码率，减小了集成电路的功耗和面积。
-
公开(公告)号：CN102684684B
公开(公告)日：2015-01-21
申请号：CN201210130284.7
申请日：2012-04-27
Applicant: 清华大学深圳研究生院
IPC: H03L7/00
Abstract: 本发明公开了电路设计和数据传输技术领域中的一种多通道前向时钟高速串行接口的正交时钟产生电路。包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；延迟线电路用于产生等相位差的第一相时钟、第二相时钟、第三相时钟和第四相时钟；第一相位平均电路用于输入同相的第二相时钟和同相的第三相时钟，其输出时钟的相位为第二和第三相时钟的相位的均值；第二相位平均电路用于输入反相的第一相时钟和同相的第四相时钟，其输出时钟的相位为第一相时钟反相相位和第四相时钟的相位的均值；第一和第二缓冲器分别用于输入第一和第二相位平均电路的输出时钟，并经过满摆幅放大后输出。本发明提供的电路功耗低且占用面积小。
-
公开(公告)号：CN102931982A
公开(公告)日：2013-02-13
申请号：CN201210478209.X
申请日：2012-11-22
Applicant: 清华大学深圳研究生院
IPC: H03L7/085
Abstract: 本发明公开了电路设计和数据传输技术领域中的一种高速串行接口接收端的时钟数据恢复电路中的时钟相位判断电路，包括第一鉴相器、第二鉴相器、第三鉴相器、第四鉴相器、第一投票单元、第二投票单元和第三投票单元。本发明先将两路高速信号解复用（Demux）成四路相对低速的信号，输入时钟相位判断电路。然后时钟相位判断电路中的鉴相器分别对这四路信号处理，判断出相应的early/late信息。最后时钟相位判断电路中的投票单元将这四组early/late信息进行投票，得出综合的early/late信息。时钟相位判断电路输出early信号表示采样时钟需要前移，输出late信号表示采样时钟需要后移，输出hold信号表示采样时钟不变。本发明提供的时钟相位判断电路不但使时钟数据恢复环路的带宽减小了一半，并且使数字模块速度降低了一半，设计简单、功耗低且占用面积小。
-
-
-
-
-
Search Results
6
records
(took 0.012 seconds)
