一种新型的高速串行接口发射机

    公开(公告)号:CN104253620A

    公开(公告)日:2014-12-31

    申请号:CN201410475671.3

    申请日:2014-09-17

    Abstract: 一种用于高速串行接口的发射机,包括数据通路与时钟通路,数据通路包括合路器一、合路器二以及连接所述合路器一与合路器二实现二者输出数据信号合路的多路选择器;时钟通路包括两路分别送至合路器一和合路器二作为采样时钟的正交时钟信号,以保证合路器一和合路器二输出的两路数据信号的准确性且相差四分之一个采样时钟周期,本发明采用基于负反馈的“合路时间窗口搜索环路”,能够自动保证数据信号和时钟信号之间时序关系,从而去掉了发射机中工作在最高速率的锁存器以及相应的时钟信号缓冲器,从而大大节约了功耗和面积。

    源同步高速串行接口的时钟通路前端放大电路

    公开(公告)号:CN103633945B

    公开(公告)日:2016-08-17

    申请号:CN201310629540.1

    申请日:2013-11-29

    Abstract: 本发明公开了一种源同步高速串行接口时钟通路前端放大电路,包括:低通滤波器模块,用于从高速输出CP/CN提取用于表征占空比的低频分量;放大器模块,用于实现低频分量的放大和共模电平的调整;交流耦合模块,用于实现共模电平的移位和第一级级放大器输入翻转点的调整;级放大电路,用于实现小信号的放大。本发明提出了一种带占空比校准的前端放大电路。采用pi阻抗匹配实现共模阻抗和差模阻抗的分别匹配降低反射,采用两级ESD保护降低寄生效应,中低合适的处理可以降低链路的抖动预算。

    一种新型的高速串行接口发射机

    公开(公告)号:CN104253620B

    公开(公告)日:2016-03-30

    申请号:CN201410475671.3

    申请日:2014-09-17

    Abstract: 一种用于高速串行接口的发射机,包括数据通路与时钟通路,数据通路包括合路器一、合路器二以及连接所述合路器一与合路器二实现二者输出数据信号合路的多路选择器;时钟通路包括两路分别送至合路器一和合路器二作为采样时钟的正交时钟信号,以保证合路器一和合路器二输出的两路数据信号的准确性且相差四分之一个采样时钟周期,本发明采用基于负反馈的“合路时间窗口搜索环路”,能够自动保证数据信号和时钟信号之间时序关系,从而去掉了发射机中工作在最高速率的锁存器以及相应的时钟信号缓冲器,从而大大节约了功耗和面积。

    一种延时电路单元
    4.
    发明授权

    公开(公告)号:CN110798184B

    公开(公告)日:2023-02-10

    申请号:CN201911214623.8

    申请日:2019-12-02

    Abstract: 本发明公开了一种延时电路单元,包括:六个PMOS管、七个NMOS管以及上升沿检测电路与下降沿检测电路;通过在传统的延时电路单元的基础上,增加延时补偿电路,从而构成与工艺角弱相关的延时电路单元。本发明能抵消由于不同工艺角而造成延时差异,满足系统对于延时电路的要求,能够增加电路设计的裕量,从而提高产品良率。

    基于真实身份的域间可信度共识方法和装置

    公开(公告)号:CN112600672A

    公开(公告)日:2021-04-02

    申请号:CN202011375030.2

    申请日:2020-11-30

    Applicant: 清华大学

    Abstract: 本申请提出一种基于真实身份的域间可信度共识方法和装置,涉及计算机网络技术领域,其中,方法包括:区块链包括多个管理域,每个管理域由中心节点与多个通信节点构成,至少一个管理域中的中心节点构成高分中心组;中心节点根据管理域内通信节点交互信息和通信评价机制,计算管理域内通信节点的可信度;中心节点根据可信度确定管理域内的可信度数据发送给高分中心组请求验证签名,高分中心组随机选取可信度数据中的部分数据进行可信度二次计算,如果验证通过则给予签名,否则拒绝签名,并将大于预设阈值签名的可信度数据打包存入联盟链。由此,提供一种可信的域间通信环境,解决当下互联网中的行为可信问题,提高网络的安全性。

    一种用于高速串口收发机的自适应均衡方法及系统

    公开(公告)号:CN111314252A

    公开(公告)日:2020-06-19

    申请号:CN201911215963.2

    申请日:2019-12-02

    Abstract: 本发明公开了一种用于高速串口收发机的自适应均衡方法及系统:该方法首先构建包含信道数据、均衡系数数据、高速串口模型、模型仿真得到的误码率的数据训练集;然后用该数据训练集对高速串口收发机均衡系统的算法进行训练;接着把训练好的算法下载到高速串口芯片的处理器中;最后在高速串口应用时,该处理器使用均衡算法对高速串口收发机均衡系统进行自适应调整,得到整体收发机的最优均衡效果。本发明使用有限的数据训练集,通过对神经网络的训练得到拟合算法,使用该算法可对实际中多种高速串口收发机的均衡系统进行优化配置,具有适用范围广、均衡效果好的特点。

    一种可降低显示面板功耗的子像素渲染系统及其方法

    公开(公告)号:CN111312169A

    公开(公告)日:2020-06-19

    申请号:CN201910065120.2

    申请日:2019-01-23

    Abstract: 本发明公开了一种可降低显示面板功耗的子像素渲染系统及其方法,其系统包括:子像素渲染单元,亮度调节单元及存储单元;子像素渲染单元利用子像素渲染方法对标准RGB排列的图像数据进行处理,得到非标准RGB排列的图像数据;亮度调节单元用于亮度行调节和色彩模式转换处理,得到RGB模式的图像数据;存储单元对RGB模式的图像数据进行存储,并按时序发送给外部的显示驱动电路。本发明能在进行子像素渲染处理的同时改善面板显示过亮导致的功耗过高问题,从而降低子像素渲染处理时显示面板的功耗。

    一种用于锁相环中的多频带两级环形压控振荡器

    公开(公告)号:CN108768389B

    公开(公告)日:2020-06-05

    申请号:CN201810388303.3

    申请日:2018-04-26

    Applicant: 清华大学

    Abstract: 本发明涉及一种用于锁相环中的多频带两级环形振荡器,属于集成电路设计领域。本发明提出的环形振荡器由两级延迟单元构成,利用额外的锁存器增加延迟来维持振荡,由尾电流源控制振荡频率。相比于一般结构,本发明通过额外增加一组开关,增加了(2n‑1)条频带(n为开关级数)。增加的频带能够更好适应工艺偏差、电源、温度的变化,使得锁相环总能锁定到所需的频点。开关控制信号可由额外数字电路(例如频率自动校准电路)提供。

    一种兼容直流/交流耦合的高速串行接口接收机前端电路

    公开(公告)号:CN107766278B

    公开(公告)日:2020-06-05

    申请号:CN201711091775.4

    申请日:2017-11-08

    Applicant: 清华大学

    Abstract: 一种兼容直流/交流耦合的高速串行接口接收机前端电路,通过开关管切换传输模式,在直流耦合模式下,匹配电阻直接上拉至电源电压,共模电平恢复模块处于关断状态,输入的差分信号包括直流信号和交流信号两部分,直接送入到CML缓冲级;在交流耦合模式下,匹配电阻不再上拉至电源电压,而共模电平恢复模块正常工作,由电路内部的电流和电阻产生的压降来提供共模电平,与输入的差分交流信号相叠加后送入到CML缓冲级。本发明在直流耦合模式下关断了共模电平恢复模块,节省功耗;在交流耦合模式下,避免了传统结构中额外的输入端口或者数模转换器带来的面积和功耗损失,而增加的共模电平恢复模块只有μW级的功耗,并和后面的CML缓冲级具有很好的一致性。

Patent Agency Ranking