-
公开(公告)号：CN111707870A
公开(公告)日：2020-09-25
申请号：CN202010585876.2
申请日：2020-06-24
Applicant: 深港产学研基地(北京大学香港科技大学深圳研修院) , 北京大学深圳研究院
Abstract: 本发明涉及一种提取GaN HEMT晶体管动态串联电阻的方法，在直流和脉冲测试条件下，通过提出的方法，可以在不同的偏置和电压-电流条件下直接提取GaN HEMT晶体管动态串联栅源电阻RS和栅漏串联电阻RD及其变化，从而理解和分析GaN HEMT器件大电流情形导致的电流崩塌效应，热效应和沟道表面损伤产生的栅源-栅漏表面态特征，这些参数和信息有助优化GaN HEMT的器件及电路设计和改善工作条件。
-
公开(公告)号：CN113745123B
公开(公告)日：2024-06-25
申请号：CN202010461418.8
申请日：2020-05-27
Applicant: 深港产学研基地(北京大学香港科技大学深圳研修院)
IPC: H01L21/66 , G06F30/337
Abstract: 本发明涉及一种硅基GaN HEMT晶体管栅电流参数提取方法，包括以下步骤：测试出GaN HEMT场效应晶体管的栅电流特性曲线；将硅基GaN HEMT器件测试得出的栅电流特性曲线与两个对数差分函数分别相减，得到截距以及两个不同斜率因子；将硅基GaN HEMT器件测试得出的栅电流特性曲线与任意一个对数差分函数相减，得到具有极值的差分函数谱曲线；在任意差分函数谱曲线上，获取二个极值点的栅电流极值；将获得的二个栅电流极值代入提取公式，可以提取得到一次栅电流的关键参数值；将两个对数差分函数谱提取的栅电流的关键参数值求平均值，得到栅电流关键参数值，这种方法简单、适用性强、误差小，能抑制小尺寸引起的器件短沟效应和非本征效应。
-
公开(公告)号：CN111653618B
公开(公告)日：2023-08-15
申请号：CN202010378923.6
申请日：2020-05-07
Applicant: 深港产学研基地(北京大学香港科技大学深圳研修院)
IPC: H01L29/778 , H01L21/335
Abstract: 本发明涉及内置PN结硅基高压增强型氮化镓晶体管及其制造工艺。通过内置PN结结构调节电场分布的方式，可以提高EJ‑高电子迁移率晶体管晶体管器件的击穿电压。内置PN结用于改善栅极和漏极之间的器件内部电场分布，从而实现更高的击穿电压。结构参数优化的EJ‑高电子迁移率晶体管晶体管，当栅漏距离为15μm时可达到2050V的击穿电压性能，这归因于栅极和漏极之间器件内部电场分布的改善。优化的该类EJ‑高电子迁移率晶体管结构晶体管，导通电阻为15.37Ωmm，功率半导体器件基础品质因数为2.734GWcm‑2。与没有内置PN结的晶体管相比，新器件EJ‑高电子迁移率晶体管将击穿电压提高了32.54％，功率半导体器件基础品质因数提高了71.3％,而两者的导通电阻相差不大。
-
公开(公告)号：CN113745123A
公开(公告)日：2021-12-03
申请号：CN202010461418.8
申请日：2020-05-27
Applicant: 深港产学研基地(北京大学香港科技大学深圳研修院)
IPC: H01L21/66 , G06F30/337
Abstract: 本发明涉及一种硅基GaN HEMT晶体管栅电流参数提取方法，包括以下步骤：测试出GaN HEMT场效应晶体管的栅电流特性曲线；将硅基GaN HEMT器件测试得出的栅电流特性曲线与两个对数差分函数分别相减，得到截距以及两个不同斜率因子；将硅基GaN HEMT器件测试得出的栅电流特性曲线与任意一个对数差分函数相减，得到具有极值的差分函数谱曲线；在任意差分函数谱曲线上，获取二个极值点的栅电流极值；将获得的二个栅电流极值代入提取公式，可以提取得到一次栅电流的关键参数值；将两个对数差分函数谱提取的栅电流的关键参数值求平均值，得到栅电流关键参数值，这种方法简单、适用性强、误差小，能抑制小尺寸引起的器件短沟效应和非本征效应。
-
公开(公告)号：CN111653618A
公开(公告)日：2020-09-11
申请号：CN202010378923.6
申请日：2020-05-07
Applicant: 深港产学研基地(北京大学香港科技大学深圳研修院)
IPC: H01L29/778 , H01L21/335
Abstract: 本发明涉及内置PN结硅基高压增强型氮化镓晶体管及其制造工艺。通过内置PN结结构调节电场分布的方式，可以提高EJ-高电子迁移率晶体管晶体管器件的击穿电压。内置PN结用于改善栅极和漏极之间的器件内部电场分布，从而实现更高的击穿电压。结构参数优化的EJ-高电子迁移率晶体管晶体管，当栅漏距离为15μm时可达到2050V的击穿电压性能，这归因于栅极和漏极之间器件内部电场分布的改善。优化的该类EJ-高电子迁移率晶体管结构晶体管，导通电阻为15.37Ωmm，功率半导体器件基础品质因数为2.734GWcm-2。与没有内置PN结的晶体管相比，新器件EJ-高电子迁移率晶体管将击穿电压提高了32.54％，功率半导体器件基础品质因数提高了71.3％,而两者的导通电阻相差不大。
-
Patent Agency Ranking
公开(公告)号：CN103425836A
公开(公告)日：2013-12-04
申请号：CN201310342666.0
申请日：2013-08-07
Applicant: 北京大学深圳研究院
IPC: G06F17/50
Abstract: 本发明涉及一种高速CMOS电路失真快速计算方法，包括：确定基本非线性数K及其控制电压Vi(i=1,2,…,K)和对应的输出电压Vout，用对应线性等效单元代替每一个非线性单元；从第一阶开始逐阶计算所建电路模型的第一到第N阶的Volterra核和网络响应并保存，高阶的Volterra核和网络响应的计算使用已经保存的低价数据，N是大于等于三的自然数；利用第一到第N阶的Volterra核和网络响应计算Volterra泛函级数序列的失真。这种失真快速计算方法，降低计算复杂度，大幅度缩短了高速CMOS电路中弱非线性失真计算耗时，使得分析复杂CMOS电路的高阶弱非线性信号成为可能。
-
公开(公告)号：CN109884493B
公开(公告)日：2021-07-09
申请号：CN201910259948.1
申请日：2019-04-02
Applicant: 北京大学深圳研究院
IPC: G01R31/26
Abstract: 本发明涉及一种适用于隧穿双栅场效应晶体管T‑FinFET的特征漏电压提取方法，包括：选择三点不同漏‑源电压Vds，将栅‑源电压Vgs从+0.5伏扫描到+2.0V，测试出场效应晶体管的转移电流特性曲线Ids‑Vgs，确定器件正常工作；选择三点不同Vgs，将Vds从0伏扫描到+2.0V，测试出场效应晶体管的输出电流特性曲线Ids‑Vds；在线性区内选二点连接为直线，获取对应直线在漏电压轴上的截距，从而得到不同栅电压下T‑FinFET的线性区和指数区的交叉转折点电压，得到输出电导特性曲线Gout‑Vds，再在线性区内选二点连接为直线，从而提取不同栅电压下T‑FinFET的线性区和饱和区的交叉转折点电压。这种方法实现简单，在低Vgs和Vds下对器件结构和工艺不敏感，能抑制小尺寸器件引起的短沟效应和超薄体效应。
-
公开(公告)号：CN110797408A
公开(公告)日：2020-02-14
申请号：CN201911028127.3
申请日：2019-10-28
Applicant: 北京大学深圳研究院
IPC: H01L29/78 , H01L29/423
Abstract: 本发明公开了一种动态阈值隧穿场效应双栅器件。由控制栅电极、独立偏置栅电极、源区、漏区、沟道区和控制栅介质层组成；其中，所述独立偏置栅电极位于所述阈值隧穿场效应双栅器件底部的独立偏置栅介质层下，由独立偏置栅介质层与沟道区隔离；所述源区和漏区分别位于所述沟道区的两侧，并被控制栅介质将其与控制栅隔离。本发明涉及的器件可独立工作在栅控条件下，为低功耗电路设计提供一种选择方案，而且对阈值电压的调节灵敏度大于传统T-FinFET器件和SOI隧穿器件。此外，其电学性能优于常规T-FinFET器件和SOI隧穿器件。通过独立偏置栅的单独电压调制，可以将栅长缩小到20纳米及以下，并保持比较理想的器件性能。
-
公开(公告)号：CN109884493A
公开(公告)日：2019-06-14
申请号：CN201910259948.1
申请日：2019-04-02
Applicant: 北京大学深圳研究院
IPC: G01R31/26
Abstract: 本发明涉及一种适用于隧穿双栅场效应晶体管(T-FinFET)的特征漏电压提取方法，包括：选择三点不同漏-源电压Vds，将栅-源电压Vgs从+0.5伏扫描到+2.0V，测试出场效应晶体管的转移电流特性曲线Ids-Vgs，确定器件正常工作；选择三点不同Vgs，将Vds从0伏扫描到+2.0V，测试出场效应晶体管的输出电流特性曲线Ids-Vds；在线性区内选二点连接为直线，获取对应直线在漏电压轴上的截距，从而得到不同栅电压下T-FinFET的线性区和指数区的交叉转折点电压，得到输出电导特性曲线Gout-Vds，再在线性区内选二点连接为直线，从而提取不同栅电压下T-FinFET的线性区和饱和区的交叉转折点电压。这种方法实现简单，在低Vgs和Vds下对器件结构和工艺不敏感，能抑制小尺寸器件引起的短沟效应和超薄体效应。
-
公开(公告)号：CN110854183A
公开(公告)日：2020-02-28
申请号：CN201910387293.6
申请日：2019-05-10
Applicant: 北京大学深圳研究院
IPC: H01L29/417 , H01L29/423 , H01L29/739 , H01L21/331
Abstract: 本发明涉及一种复合沟道的隧穿双栅场效应器件，包括源区、复合沟道区、漏区、栅电极、栅介质层和衬底，衬底位于源区、复合沟道区、漏区、栅电极、栅介质层的下方，复合沟道区的两端设有源区和漏区，复合沟道区的下方为衬底，复合沟道区的外侧被栅介质层包裹，栅介质层的外侧为栅电极；复合沟道区由两段同类且掺杂的部分构成，复合沟道中靠近源区的为第一沟道区LI，靠近漏区的为第二沟道区L2；源区和漏区分布在复合沟道区两端，重掺杂后与金属接触形成器件的两端电接触。本发明的有益效果：通过在隧穿双栅场效应器件中设由两段同类且掺杂的部分构成的复合沟道区，从而提高T-FinFET类型器件的开态电流，最终达到驱动芯片工作的目的。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.057 seconds)
