公开(公告)号：CN113157508A

公开(公告)日：2021-07-23

申请号：CN202110430851.X

申请日：2021-04-21

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 陈亮 ,  李仁刚 ,  张闯 ,  谢志勇

IPC: G06F11/22 ,  G06F11/263

Abstract: 本申请公开了一种嵌入式系统的测试方法、系统、装置、设备及存储介质，基于硬件对接板卡实现被测嵌入式系统所需的硬件模块，利用硬件对接板卡与被测嵌入式系统所在被测板卡的第一端连接，利用测试主机分别与被测板卡的第二端和硬件对接板卡连接，从而在测试主机上，基于由测试主机、硬件对接板卡和被测板卡构成的硬件回环，执行对被测嵌入式系统预设的测试用例，得到测试用例的执行结果，根据各测试用例的执行结果得到被测嵌入式系统的测试结果，实现了被测嵌入式系统硬件功能的回环测试，无需测试人员手动登录被测嵌入式系统触发测试，也无需测试人员利用测试仪器导出被测板卡的硬件信号进行人工判定，极大提高了嵌入式系统测试的自动化水平。

公开(公告)号：CN112256462A

公开(公告)日：2021-01-22

申请号：CN202011181557.1

申请日：2020-10-29

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 王敏 ,  张闯 ,  任智新

IPC: G06F11/00

Abstract: 本申请公开了一种NAND Flash存储器的寿命预估方法、装置及计算机可读存储介质。其中，方法包括基于块筛选条件从待估NAND Flash存储器中选择多个不为坏块的目标块，各目标块均匀分布在block表中且奇数块和偶数块的数量差不超过预设数量阈值。按照数据写入规则将数据写入各目标块，计算待估NAND Flash存储器的块初始错误率值。对待估NAND Flash存储器进行高温处理，按照数据写入规则将数据写入经过每一次阶梯温度处理后的各目标块中，同时计算各梯度温度对应的块实时错误率值。根据块初始错误率值和各块实时错误率值估计待估NAND Flash存储器的寿命，有效提高块错误率计算准确度，为精准估计NANA Flash的寿命提供可靠数据支持。

公开(公告)号：CN111737037A

公开(公告)日：2020-10-02

申请号：CN202010537322.5

申请日：2020-06-12

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 谢志勇 ,  李仁刚 ,  张闯 ,  孙颉

IPC: G06F11/07 ,  G06F11/30

Abstract: 本发明公开了一种基板管理控制方法、主从异构BMC控制系统及可读存储介质，该系统包括：第一BMC、第二BMC和总线切换器，与第一BMC相连接的第一主从仲裁器和第一外设接口；与第二BMC相连接的第二主从仲裁器和第二外设接口；其中，第一BMC与第二BMC之间存在软件和/或硬件的区别；第一外设接口与第二外设接口与总线切换器相连接；第一主从仲裁器与第二主从仲裁器具有信号连接。该系统可以规避多种能够导致BMC无法稳定故障的诸多因素，能够有效避免BMC因故障而无法对服务器进行有效监控的情况。

公开(公告)号：CN105095148B

公开(公告)日：2018-07-13

申请号：CN201510501852.3

申请日：2015-08-14

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 张闯

IPC: G06F15/173

Abstract: 本发明实施例公开了一种混合型三维片上网络，包括：在垂直方向上进行堆叠的多个水平子层；其中，每个水平子层中的水平路由单元保持相同的拓扑结构；连接所述多个水平子层中位于同一竖直线上的水平路由单元的垂直总线；其中，所述垂直总线的数量与所述每个水平子层中的水平路由单元的数量相对应；控制所述垂直总线占用权的垂直总线控制器，通过将多个水平子层在垂直方向上堆叠，形成三维片上网络，增加了垂直方向的互连，缩短了芯片内部的全局互连长度，提高了芯片内部带宽，降低了数据传输的延迟与功耗。

公开(公告)号：CN106250349A

公开(公告)日：2016-12-21

申请号：CN201610645582.8

申请日：2016-08-08

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 陈继承 ,  张闯 ,  王洪伟

IPC: G06F15/17

CPC classification number: G06F15/17

Abstract: 本发明公开了一种高能效异构计算系统，包括多个服务器单元，每个服务器单元对应一台服务器，每台服务器配置多个FPGA板卡；FPGA板卡作为异构加速器，采用PCIe接口通过PCIe Switch与同一个服务器单元内的CPU相连；服务器单元之间采用交换机进行互联。由于FPGA芯片具有低功耗、动态可重构、并行处理、高吞吐率和计算延时低等诸多优势，成为当前服务器增强可重构性并行计算加速的一种理想器件。本发明所提供的高能效异构计算系统，充分利用了FPGA器件的逻辑可定制性为服务器引入了可重构性，实现了对数据中心应用的计算性能的提升。

公开(公告)号：CN105045560A

公开(公告)日：2015-11-11

申请号：CN201510527281.0

申请日：2015-08-25

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 张闯 ,  陈继承 ,  王洪伟

IPC: G06F7/57

Abstract: 本发明公开了一种定点乘加运算方法和装置，该方法包括以下步骤：对第一操作数进行处理，得到第一高位数和第一低位数，对第二操作数进行处理，得到第二高位数和第二低位数；根据第一高位数、第一低位数、第二高位数和第二低位数执行乘法操作，得到多个乘法运算结果；根据多个乘法运算结果执行加法运算，得到加法运算结果；将加法运算结果作为数据处理结果输出，或者，对加法运算结果执行求和操作、饱和操作和舍入操作中的至少一项操作，得到数据处理结果。本发明支持多条指令，能够减少功能部件在一拍内所做的工作，提高时钟频率，并使多条指令同时在功能部件中执行，从而提高系统的吞吐率，在性能、延时和面积上实现优化设计。

公开(公告)号：CN104915177A

公开(公告)日：2015-09-16

申请号：CN201510267353.2

申请日：2015-05-22

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 张闯 ,  陈继承 ,  王洪伟 ,  倪璠 ,  唐士斌 ,  赵雅倩 ,  史宏志

IPC: G06F7/50

Abstract: 本发明公开了一种混合型加法器和高效混合型加法器。本实施例提供的混合型加法器包括：运算装置和进位值生成装置；运算装置包括第一4位加法器和N个4位运算单元；4位运算单元包括两个第二4位加法器和第一进位选择单元，两个第二4位加法器的进位值分别为0和1，输出端分别连接到第一进位选择单元的两个输入端；每个4位运算单元用于根据进位信号选择第二4位加法器中一个生成的运算结果；进位值生成装置中设置有N个进位值输出端，N个进位值输出端一一对应的连接到N个第一进位选择单元的进位输入端。本实施例提供的混合型加法器，能够在提高加法器运算速率的同时保证具有较小的版图面积，从而降低功耗。

公开(公告)号：CN112256462B

公开(公告)日：2023-07-14

申请号：CN202011181557.1

申请日：2020-10-29

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 王敏 ,  张闯 ,  任智新

IPC: G06F11/00

Abstract: 本申请公开了一种NAND Flash存储器的寿命预估方法、装置及计算机可读存储介质。其中，方法包括基于块筛选条件从待估NAND Flash存储器中选择多个不为坏块的目标块，各目标块均匀分布在block表中且奇数块和偶数块的数量差不超过预设数量阈值。按照数据写入规则将数据写入各目标块，计算待估NAND Flash存储器的块初始错误率值。对待估NAND Flash存储器进行高温处理，按照数据写入规则将数据写入经过每一次阶梯温度处理后的各目标块中，同时计算各梯度温度对应的块实时错误率值。根据块初始错误率值和各块实时错误率值估计待估NAND Flash存储器的寿命，有效提高块错误率计算准确度，为精准估计NANA Flash的寿命提供可靠数据支持。

公开(公告)号：CN111858207B

公开(公告)日：2022-03-22

申请号：CN202010616612.9

申请日：2020-06-30

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 任智新 ,  李仁刚 ,  张闯 ,  谢志勇 ,  孙颉

IPC: G06F11/22 ,  G06F11/263

Abstract: 本申请公开了一种SoC芯片验证测试系统及方法。本申请公开的系统包括：控制端，以及与控制端连接的多个验证测试平台，控制端用于发送同一个控制指令给至少两个验证测试平台，以使至少两个验证测试平台对SoC芯片的同一个功能点进行验证或测试，获得至少两个操作结果；控制端还用于接收并对比至少两个操作结果，获得对比结果，将对比结果和至少两个操作结果记录至功能点的递归表，并将递归表存储至数据库。本申请可以方便技术人员调取验证测试数据进行分析，为SoC芯片的设计和修改完善提供了可靠的数据支持，也可以避免因某个验证测试平台不稳定而导致的操作结果记录错误，提高了系统的稳定性，保障了验证结果和测试结果的正确性。

公开(公告)号：CN112333160A

公开(公告)日：2021-02-05

申请号：CN202011147045.3

申请日：2020-10-23

Applicant: 浪潮(北京)电子信息产业有限公司

Inventor： 谢志勇 ,  张闯 ,  任智新 ,  孙颉

IPC: H04L29/06 ,  H04L29/08 ,  H04L9/32 ,  G06Q40/04

Abstract: 本申请公开了一种区块链交易信息处理方法，所述区块链交易信息处理方法包括：接收客户端发送的交易请求，解析所述交易请求得到交易信息；将所述交易信息输入至关键信息检测引擎，得到信息检测结果；根据所述信息检测结果判断所述交易信息中是否包括目标关键信息；若是，则结束所述交易请求的处理流程，并向所述客户端返回交易失败的提示信息；若否，则处理所述交易请求。本申请能够屏蔽区块链中的特定信息，避免特定信息在区块链网络中传播。本申请还公开了一种区块链交易信息处理系统、一种电子设备及一种存储介质，具有以上有益效果。