公开(公告)号：CN101320702B

公开(公告)日：2010-07-21

申请号：CN200810110005.4

申请日：2008-06-02

Applicant: 株式会社瑞萨科技

Inventor： 川下道宏 ,  吉村保广 ,  田中直敬 ,  内藤孝洋 ,  赤沢隆

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L24/05 ,  H01L24/90 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/0401 ,  H01L2224/05025 ,  H01L2224/05553 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/1134 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/90 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种半导体器件及其制造方法，可以提高具有三维地层叠的多个半导体芯片的半导体器件的制造成品率。形成有从半导体基板(1)的第2面(1b)到达焊盘(3)的贯通电极(17)。贯通电极(17)的内部的贯通空间是由第1孔(7)以及孔径小于第1孔(7)的第2孔(11)构成的。从半导体基板(1)的第2面(1b)贯通半导体基板(1)直到层间绝缘膜(2)的途中地形成有第1孔(7)。另外，形成有从第1孔(7)的底部贯通层间绝缘膜(2)到达焊盘(3)的第2孔(11)。此时，形成在半导体基板(1)的第1面(1a)上的层间绝缘膜(2)反映第1孔(7)的底面与半导体基板(1)的第1面(1a)造成的台阶而成为台阶形状。即，存在于第1孔(7)的底面与焊盘(3)间的层间绝缘膜(2)的膜厚比其他位置的层间绝缘膜(2)的膜厚薄。

公开(公告)号：CN101320702A

公开(公告)日：2008-12-10

申请号：CN200810110005.4

申请日：2008-06-02

Applicant: 株式会社瑞萨科技

Inventor： 川下道宏 ,  吉村保广 ,  田中直敬 ,  内藤孝洋 ,  赤沢隆

IPC: H01L21/60 ,  H01L23/485

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L24/05 ,  H01L24/90 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/0401 ,  H01L2224/05025 ,  H01L2224/05553 ,  H01L2224/0557 ,  H01L2224/05572 ,  H01L2224/1134 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/90 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种半导体器件及其制造方法，可以提高具有三维地层叠的多个半导体芯片的半导体器件的制造成品率。形成有从半导体基板(1)的第2面(1b)到达焊盘(3)的贯通电极(17)。贯通电极(17)的内部的贯通空间是由第1孔(7)以及孔径小于第1孔(7)的第2孔(11)构成的。从半导体基板(1)的第2面(1b)贯通半导体基板(1)直到层间绝缘膜(2)的途中地形成有第1孔(7)。另外，形成有从第1孔(7)的底部贯通层间绝缘膜(2)到达焊盘(3)的第2孔(11)。此时，形成在半导体基板(1)的第1面(1a)上的层间绝缘膜(2)反映第1孔(7)的底面与半导体基板(1)的第1面(1a)造成的台阶而成为台阶形状。即，存在于第1孔(7)的底面与焊盘(3)间的层间绝缘膜(2)的膜厚比其他位置的层间绝缘膜(2)的膜厚薄。