公开(公告)号：CN101364569A

公开(公告)日：2009-02-11

申请号：CN200810129847.4

申请日：2008-08-07

Applicant: 株式会社瑞萨科技

Inventor： 上野修一 ,  古田阳雄 ,  松田亮史 ,  福村达也 ,  长谷川森 ,  平野真也 ,  千叶原宏幸 ,  大下博史

IPC: H01L21/82 ,  H01L21/768 ,  H01L27/22 ,  H01L23/522 ,  G11C11/02 ,  G11C11/15 ,  G11C11/16

CPC classification number: H01L43/12 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1675 ,  H01L27/228

Abstract: 本发明涉及磁性存储器的制造方法及磁性存储器。本发明提供一种磁性存储器。能够降低TMR元件的写入电流的偏差，可靠性高并能够实现小型化。包含TMR元件的磁性存储器的制造方法包括：形成下层布线层的工序；在该下层布线层上形成层间绝缘层的工序；在该层间绝缘层上以露出该下层布线层的方式形成开口部的工序；以覆盖该层间绝缘层和该开口部的内表面的方式形成阻挡金属层的工序；以埋入该开口部的方式在该阻挡金属层上形成金属层的工序；将该阻挡金属层用作停止部，研磨除去该阻挡金属层上的该金属层，形成包含埋入该开口部的金属层和该阻挡金属层的布线层的研磨工序；以及在该布线层上制作TMR元件的元件制作工序。

公开(公告)号：CN101587865A

公开(公告)日：2009-11-25

申请号：CN200910145972.9

申请日：2004-07-19

Applicant: 株式会社瑞萨科技

Inventor： 福村达也 ,  池田良广 ,  鸣海俊一 ,  武末出美

IPC: H01L21/8247 ,  H01L21/28 ,  H01L27/115 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L27/11517 ,  G11C16/0433 ,  H01L21/32053 ,  H01L21/32055 ,  H01L21/768 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42376

Abstract: 本发明涉及减小尺寸的具有非易失存储器的半导体器件。在具有AND型快闪存储器中，多个非易失存储单元具有有多个第一电极、与多个第一电极交叉的多个字线以及多个浮置栅极，所述浮置栅极设置在分别位于多个相邻第一电极之间的部分上且在平面图上与多个字线重叠，多个浮置栅极形成为横截面为凸起状，并且比第一电极高。结果是，即使减小非易失存储单元的尺寸，也可以很容易地处理浮置栅极。此外，可以提高字线的浮置栅极和控制栅极之间的耦合比而不增加由非易失存储单元所占据的面积。

公开(公告)号：CN1591904A

公开(公告)日：2005-03-09

申请号：CN200410069773.1

申请日：2004-07-19

Applicant: 株式会社瑞萨科技

Inventor： 福村达也 ,  池田良广 ,  鸣海俊一 ,  武末出美

IPC: H01L29/78 ,  H01L27/115 ,  H01L27/105 ,  H01L21/8247 ,  H01L21/8239

CPC classification number: H01L27/11517 ,  G11C16/0433 ,  H01L21/32053 ,  H01L21/32055 ,  H01L21/768 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/42376

Abstract: 本发明涉及减小尺寸的具有非易失存储器的半导体器件。在具有AND型快闪存储器中，多个非易失存储单元具有有多个第一电极、与多个第一电极交叉的多个字线以及多个浮置栅极，所述浮置栅极设置在分别位于多个相邻第一电极之间的部分上且在平面图上与多个字线重叠，多个浮置栅极形成为横截面为凸起状，并且比第一电极高。结果是，即使减小非易失存储单元的尺寸，也可以很容易地处理浮置栅极。此外，可以提高字线的浮置栅极和控制栅极之间的耦合比而不增加由非易失存储单元所占据的面积。