公开(公告)号：CN101521180A

公开(公告)日：2009-09-02

申请号：CN200910009597.5

申请日：2009-02-25

Applicant: 株式会社瑞萨科技

Inventor： 坂下真介 ,  川原孝昭 ,  由上二郎

IPC: H01L21/8238 ,  H01L21/283 ,  H01L27/092 ,  H01L29/43

CPC classification number: H01L21/823842

Abstract: 本发明提供一种多个半导体元件分别具有所期望的特性且可靠性高的半导体装置、以及可容易地制造该半导体装置的半导体装置的制造方法。在栅极绝缘膜6的上表面上，遍及整个表面形成厚度为3～30nm的栅电极用金属膜M。接着，在栅电极用金属膜M的上表面中仅属于nFET区域Rn内的部分上，遍及整个表面形成与栅电极用金属膜M为不同种材料、且厚度为10nm以下的n侧盖层8A。其后进行热处理，使n侧盖层8A向其正下方的栅电极用金属膜M内扩散并反应，从而在nFET区域Rn内形成n侧栅电极用金属膜MA。此后，堆积多晶Si层，并实施栅电极加工。

公开(公告)号：CN1956152A

公开(公告)日：2007-05-02

申请号：CN200610143658.3

申请日：2006-10-27

Applicant: 株式会社瑞萨科技

Inventor： 东雅彦 ,  久米聪 ,  由上二郎 ,  山成真市 ,  丸山隆弘 ,  菅野至

IPC: H01L21/28 ,  H01L21/8238

CPC classification number: H01L21/32134 ,  H01L21/28079 ,  H01L21/823842 ,  H01L21/82385 ,  H01L29/4958

Abstract: 本发明提供一种半导体装置的制造方法，即使将金属膜加工，也可抑制在该金属膜下面形成的绝缘膜的减膜。在本发明的半导体装置的制造方法中，在栅极绝缘膜(3)上形成构成栅电极的金属膜(4)。然后，在加工该金属膜(4)时，通过使用预定药水的湿蚀刻处理来除去该金属膜(4)的一部分。

公开(公告)号：CN1870267A

公开(公告)日：2006-11-29

申请号：CN200610082652.X

申请日：2006-05-24

Applicant: 株式会社瑞萨科技

Inventor： 岛本泰洋 ,  由上二郎 ,  井上真雄 ,  水谷齐治

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/78 ,  H01L29/51 ,  H01L21/8238 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/092 ,  H01L21/28035 ,  H01L21/28202 ,  H01L21/28229 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种半导体器件及其制造方法，用于提高具有CMISFET的半导体器件的性能。构成CMISFET的n沟道型MISFET(40)、和p沟道型MISFET(41)的栅极绝缘膜(14、15)，由氮氧化硅膜构成；栅极电极(23、24)，包括位于栅极绝缘膜(14、15)上的硅膜。在栅极电极(23、24)与栅极绝缘膜(14、15)的界面附近，以1×1013～5×1014原子/cm2的面密度导入了像Hf这样的金属元素。n沟道型MISFET(40)和p沟道型MISFET(41)的沟道区域的杂质浓度，被控制在1.2×1018/cm3以下。

公开(公告)号：CN1835238A

公开(公告)日：2006-09-20

申请号：CN200610059663.6

申请日：2006-03-17

Applicant: 株式会社瑞萨科技

Inventor： 水谷齐治 ,  井上真雄 ,  由上二郎 ,  土本淳一 ,  野村幸司 ,  岛本泰洋

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/51 ,  H01L21/8232 ,  H01L21/336

Abstract: MISFET(10)包括：p型衬底(1)，具有杂质浓度C的沟道区域(20)；绝缘膜(11)，形成在沟道区域(20)上且由SiO2构成；绝缘膜(12)，形成在绝缘膜(11)上且由HfSiON构成。设想另一MISFET，该MISFET包括：衬底，具有杂质浓度C的沟道区域，由与衬底(1)相同的材质构成；以及绝缘膜，形成在沟道区域上且只由SiON构成，设定沟道区域(20)的杂质浓度C，以便使沟道区域(20)中的电子迁移率的最大值变得比沟道区域中的电子迁移率的最大值高。由此，可降低电源电压，并降低功耗。