公开(公告)号：CN1707796A

公开(公告)日：2005-12-14

申请号：CN200510071903.X

申请日：2005-05-23

Applicant: 株式会社瑞萨科技

Inventor： 原口惠一 ,  加藤正高 ,  金光贤司

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/8247 ,  G11C16/04 ,  H01L29/78

CPC classification number: H01L27/115 ,  G11C16/0458 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/7887

Abstract: 本发明促进了非易失半导体存储器件的缩小及其容量的增加。闪速存储器的每个存储单元由场效应晶体管组成，该场效应晶体管具有在p型阱上形成的第一栅绝缘膜、在第一绝缘膜上形成的并且具有被二氧化硅膜(第一绝缘膜)覆盖的侧表面和顶表面的选择栅、以侧壁形式在选择栅的两个侧面上形成的并且通过二氧化硅膜与选择栅电隔离的浮动栅、以覆盖二氧化硅膜和每个浮动栅的表面形成的第二栅绝缘膜、以及在第二栅绝缘膜上形成的控制栅。

公开(公告)号：CN100440485C

公开(公告)日：2008-12-03

申请号：CN200510002656.8

申请日：2005-01-21

Applicant: 株式会社瑞萨科技

Inventor： 金光贤司 ,  森山卓史 ,  细田直宏 ,  原口惠一 ,  足立哲生

IPC: H01L21/8247 ,  H01L21/8246 ,  H01L21/8239 ,  H01L27/115 ,  H01L27/10 ,  H01L29/788

Abstract: 制造一种AND快闪存储器，其中存储单元由半导体衬底的p型阱中形成的n型半导体区(源极和漏极)以及三个栅极(包括浮动栅极、控制栅极以及选择栅极)构成。在制造中，砷(As)引入到选择栅极的其中一个侧壁附近的p型阱内以形成n型半导体区(源极和漏极)。此后，要解决漏极干扰问题，利用ISSG(原位蒸汽产生)氧化法热处理衬底，以使在已形成了n型半导体区处的其中一个侧壁附近中布置的第一栅极绝缘膜形成得更厚。

公开(公告)号：CN101308846A

公开(公告)日：2008-11-19

申请号：CN200810096554.0

申请日：2008-05-16

Applicant: 株式会社瑞萨科技

Inventor： 原口惠一 ,  松井俊一 ,  龟井聪 ,  伊东久范

IPC: H01L27/08 ,  H01L23/522

CPC classification number: H01L27/0805 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，旨在增强具有第一至第四电容元件的半导体器件的可靠性。第一至第四电容元件布置在半导体衬底之上。第一和第二电容元件的串联电路和第三和第四电容元件的串联电路并联地耦合在第一和第二电势之间。第一和第三电容元件的下电极分别由共同导体图案形成，并耦合到第一电势。第二和第四电容元件的下电极分别由与上述导体图案相同层的导体图案形成，并耦合到第二电势。第一和第二电容元件的上电极分别由共同导体图案形成，并达到浮置电势。第三和第四电容元件的上电极分别由与上述导体图案相同层的导体图案形成，并达到浮置电势，但是不通过导体耦合到第一和第二电容元件的上电极。

公开(公告)号：CN1645596A

公开(公告)日：2005-07-27

申请号：CN200510002656.8

申请日：2005-01-21

Applicant: 株式会社瑞萨科技

Inventor： 金光贤司 ,  森山卓史 ,  细田直宏 ,  原口惠一 ,  足立哲生

IPC: H01L21/8247 ,  H01L21/8246 ,  H01L21/8239 ,  H01L27/115 ,  H01L27/10 ,  H01L29/788

CPC classification number: H01L27/11568 ,  H01L27/115 ,  H01L29/40117

Abstract: 制造一种AND快闪存储器，其中存储单元由半导体衬底的p型阱中形成的n型半导体区(源极和漏极)以及三个栅极(包括浮动栅极、控制栅极以及选择栅极)构成。在制造中，砷(As)引入到选择栅极的其中一个侧壁附近的p型阱内以形成n型半导体区(源极和漏极)。此后，要解决漏极干扰问题，利用ISSG(原位蒸汽产生)氧化法热处理衬底，以使在已形成了n型半导体区处的其中一个侧壁附近中布置的第一栅极绝缘膜形成得更厚。