公开(公告)号：CN101330038B

公开(公告)日：2010-06-02

申请号：CN200810137671.7

申请日：2005-01-13

Applicant: 株式会社瑞萨科技

Inventor： 金光贤司 ,  森山卓史 ,  细田直宏

IPC: H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/823878

Abstract: 本发明涉及一种制造半导体器件的方法，用于防止在形成元件隔离槽的步骤中在沟槽内部由针状突起引起的栅电极的介电击穿，其中包括在作为元件隔离槽蚀刻掩模的氮化硅膜之上形成一层氧化硅膜，然后在用其下带有抗反射膜的光刻胶膜作掩模对氮化硅膜构图的步骤之前，用氢氟酸蚀刻溶液清洗衬底表面，移除在氧化硅膜表面上沉积的异物。

公开(公告)号：CN1641854A

公开(公告)日：2005-07-20

申请号：CN200510001823.7

申请日：2005-01-13

Applicant: 株式会社瑞萨科技

Inventor： 金光贤司 ,  森山卓史 ,  细田直宏

IPC: H01L21/76 ,  H01L27/08

CPC classification number: H01L21/76229 ,  H01L21/823878

Abstract: 本发明涉及一种制造半导体器件的方法，用于防止在形成元件隔离槽的步骤中在沟槽内部由针状突起引起的栅电极的介电击穿，其中包括在作为元件隔离槽蚀刻掩模的氮化硅膜之上形成一层氧化硅膜，然后在用其下带有抗反射膜的光刻胶膜作掩模对氮化硅膜构图的步骤之前，用氢氟酸蚀刻溶液清洗衬底表面，移除在氧化硅膜表面上沉积的异物。

公开(公告)号：CN100550340C

公开(公告)日：2009-10-14

申请号：CN200510001823.7

申请日：2005-01-13

Applicant: 株式会社瑞萨科技

Inventor： 金光贤司 ,  森山卓史 ,  细田直宏

IPC: H01L21/76 ,  H01L27/08

CPC classification number: H01L21/76229 ,  H01L21/823878

Abstract: 本发明涉及一种制造半导体器件的方法，用于防止在形成元件隔离槽的步骤中在沟槽内部由针状突起引起的栅电极的介电击穿，包括：在硅衬底上形成第一氧化硅膜和氮化硅膜；在氮化硅膜上形成第二氧化硅膜和光刻胶膜，其中元件隔离区域是开放的；对从光刻胶膜中暴露的第二氧化硅膜进行湿蚀刻处理；通过用光刻胶膜作掩模干蚀刻氮化硅膜和第一氧化硅膜以暴露出元件隔离区域中的硅衬底；除去光刻胶膜；用氮化硅膜作掩模干蚀刻硅衬底以在元件隔离区域中形成沟槽；在硅衬底上包括沟槽的内部形成第三氧化硅膜，然后通过化学机械抛光或在化学机械抛光后的回蚀刻除去沟槽外的第三氧化硅膜以在元件隔离区域中的硅衬底上形成元件隔离槽；和除去氮化硅膜。

公开(公告)号：CN101330038A

公开(公告)日：2008-12-24

申请号：CN200810137671.7

申请日：2005-01-13

Applicant: 株式会社瑞萨科技

Inventor： 金光贤司 ,  森山卓史 ,  细田直宏

IPC: H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/823878

Abstract: 本发明涉及一种制造半导体器件的方法，用于防止在形成元件隔离槽的步骤中在沟槽内部由针状突起引起的栅电极的介电击穿，其中包括在作为元件隔离槽蚀刻掩模的氮化硅膜之上形成一层氧化硅膜，然后在用其下带有抗反射膜的光刻胶膜作掩模对氮化硅膜构图的步骤之前，用氢氟酸蚀刻溶液清洗衬底表面，移除在氧化硅膜表面上沉积的异物。

公开(公告)号：CN100440485C

公开(公告)日：2008-12-03

申请号：CN200510002656.8

申请日：2005-01-21

Applicant: 株式会社瑞萨科技

Inventor： 金光贤司 ,  森山卓史 ,  细田直宏 ,  原口惠一 ,  足立哲生

IPC: H01L21/8247 ,  H01L21/8246 ,  H01L21/8239 ,  H01L27/115 ,  H01L27/10 ,  H01L29/788

Abstract: 制造一种AND快闪存储器，其中存储单元由半导体衬底的p型阱中形成的n型半导体区(源极和漏极)以及三个栅极(包括浮动栅极、控制栅极以及选择栅极)构成。在制造中，砷(As)引入到选择栅极的其中一个侧壁附近的p型阱内以形成n型半导体区(源极和漏极)。此后，要解决漏极干扰问题，利用ISSG(原位蒸汽产生)氧化法热处理衬底，以使在已形成了n型半导体区处的其中一个侧壁附近中布置的第一栅极绝缘膜形成得更厚。

公开(公告)号：CN1645596A

公开(公告)日：2005-07-27

申请号：CN200510002656.8

申请日：2005-01-21

Applicant: 株式会社瑞萨科技

Inventor： 金光贤司 ,  森山卓史 ,  细田直宏 ,  原口惠一 ,  足立哲生

IPC: H01L21/8247 ,  H01L21/8246 ,  H01L21/8239 ,  H01L27/115 ,  H01L27/10 ,  H01L29/788

CPC classification number: H01L27/11568 ,  H01L27/115 ,  H01L29/40117

Abstract: 制造一种AND快闪存储器，其中存储单元由半导体衬底的p型阱中形成的n型半导体区(源极和漏极)以及三个栅极(包括浮动栅极、控制栅极以及选择栅极)构成。在制造中，砷(As)引入到选择栅极的其中一个侧壁附近的p型阱内以形成n型半导体区(源极和漏极)。此后，要解决漏极干扰问题，利用ISSG(原位蒸汽产生)氧化法热处理衬底，以使在已形成了n型半导体区处的其中一个侧壁附近中布置的第一栅极绝缘膜形成得更厚。