-
公开(公告)号:CN100440485C
公开(公告)日:2008-12-03
申请号:CN200510002656.8
申请日:2005-01-21
Applicant: 株式会社瑞萨科技
IPC: H01L21/8247 , H01L21/8246 , H01L21/8239 , H01L27/115 , H01L27/10 , H01L29/788
Abstract: 制造一种AND快闪存储器,其中存储单元由半导体衬底的p型阱中形成的n型半导体区(源极和漏极)以及三个栅极(包括浮动栅极、控制栅极以及选择栅极)构成。在制造中,砷(As)引入到选择栅极的其中一个侧壁附近的p型阱内以形成n型半导体区(源极和漏极)。此后,要解决漏极干扰问题,利用ISSG(原位蒸汽产生)氧化法热处理衬底,以使在已形成了n型半导体区处的其中一个侧壁附近中布置的第一栅极绝缘膜形成得更厚。
-
公开(公告)号:CN1645596A
公开(公告)日:2005-07-27
申请号:CN200510002656.8
申请日:2005-01-21
Applicant: 株式会社瑞萨科技
IPC: H01L21/8247 , H01L21/8246 , H01L21/8239 , H01L27/115 , H01L27/10 , H01L29/788
CPC classification number: H01L27/11568 , H01L27/115 , H01L29/40117
Abstract: 制造一种AND快闪存储器,其中存储单元由半导体衬底的p型阱中形成的n型半导体区(源极和漏极)以及三个栅极(包括浮动栅极、控制栅极以及选择栅极)构成。在制造中,砷(As)引入到选择栅极的其中一个侧壁附近的p型阱内以形成n型半导体区(源极和漏极)。此后,要解决漏极干扰问题,利用ISSG(原位蒸汽产生)氧化法热处理衬底,以使在已形成了n型半导体区处的其中一个侧壁附近中布置的第一栅极绝缘膜形成得更厚。
-