-
公开(公告)号：CN101625920A
公开(公告)日：2010-01-13
申请号：CN200910141064.2
申请日：2009-05-18
Applicant: 株式会社村田制作所
CPC classification number: H01F17/0013 , H01F27/40 , H01F2017/0046 , H01F2017/0073 , H01L23/5227 , H01L2924/0002 , H01P1/215 , H03H2001/0092 , H01L2924/00
Abstract: 谋求提供一种具有高结构强度和高Q值的电感器。电感器(10)具备气桥部(12)和气桥部(13)。气桥部(12)在基板(1)上的多个支撑位置(11)之间，以从基板(1)浮起的状态来架设。气桥部(13)在气桥部(12)上的多个支撑位置(11)之间，以从第1气桥部(12)浮起的状态来架设。由此并联连接气桥部(12)与气桥部(13)，分散电流，分别减低了气桥部(12)及气桥部(13)的各自之中的导体损失。
-
公开(公告)号：CN1441512A
公开(公告)日：2003-09-10
申请号：CN03107513.4
申请日：2003-02-26
Applicant: 株式会社村田制作所
IPC: H01P1/212
Abstract: 本发明提供一种抑制无用波的传输并且可以实现小型化的高频电路装置和收发装置。在电介质衬底1的两个面上设置平面导体2的同时，在表面1A上形成缝隙线。在电介质衬底1的表面1A上设置将缝隙线夹在其中并由多段频带抑制滤波器6组成的无用波传输抑制电路5。频带抑制滤波器6由2条导体线路7A、7B、和由以螺旋状设置在导体线路7A的途中部位的旋涡状线路8A、8B组成的谐振器8来构成。由此，能够以谐振器8的谐振频率为中心来抑制频带无用波的传输。
-
公开(公告)号：CN1910784A
公开(公告)日：2007-02-07
申请号：CN200580002233.4
申请日：2005-07-25
Applicant: 株式会社村田制作所
CPC classification number: H01P1/2016 , H01P5/02 , H05K1/0239 , H05K1/142
Abstract: 由介电基板(2)的前表面电极(3)中形成的槽隙(4)构成隙槽线路(1)，并按将前表面电极(3)彼此分开的方式使两条隙槽线路(1)之间布置有缝隙(5)。把在缝隙(5)一侧上具有开口端的隙缝谐振器(6)设置于每条隙槽线路(1)的前部边缘侧，并将这些隙缝谐振器(6)布置得能够彼此耦接。此外，给前表面电极(3)设置与缝隙(5)分叉的短截线(8)。从而，利用所述短截线(8)，可使高频信号通过缝隙(5)的泄漏受到抑制。
-
公开(公告)号：CN1890875A
公开(公告)日：2007-01-03
申请号：CN200480036179.0
申请日：2004-11-10
Applicant: 株式会社村田制作所
CPC classification number: H03F3/189 , H01L24/73 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/16225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/1306 , H01L2924/13091 , H03F3/24 , H03F3/60 , H03F2200/451 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 提供一种能够减少晶体管中的插入损耗并根据测量结果进行精确的电路设计的射频放大器和射频无线通信装置。在基板1上形成包括平行延伸的输入隙缝线30和输出隙缝线40的输入侧线路部分3和输出侧线路部分4。在晶体管2的连接部分20中，以共平面方式排列栅极G，漏极D，和两个源极S。栅极G，漏极D，和两个源极S分别通过隆起22以倒装片法连接到DC电极10和11以及接地电极12，以使隙缝线30和40的定向垂直于栅极G和漏极D的排列定向。优选的是，通过空中电桥21连接晶体管2的两个源极S。
-
公开(公告)号：CN105493341A
公开(公告)日：2016-04-13
申请号：CN201480048253.4
申请日：2014-07-30
Applicant: 株式会社村田制作所
IPC: H01P1/36
CPC classification number: H03H7/52 , H01P1/36 , H04B1/04 , H04B1/3827
Abstract: 本发明涉及隔离器。隔离器(10)具备磁芯隔离器(1)、主基板(3)以及电路形成部(2)。主基板(3)具备布线部(3A)、布线部(3B)以及布线部(3D)，搭载磁芯隔离器(1)和电路形成部(2)。磁芯隔离器(1)的输入端口(P11)与布线部(3A)连接。磁芯隔离器(1)的输出端口(P12)与布线部(3B)连接。磁芯隔离器(1)的地线端口(P13)与布线部(3D)连接。电路形成部(2)构成包含经由布线部(3A)和布线部(3B)与磁芯隔离器(1)以并联的方式连接的电容器(C1)、以及与布线部(3A)和布线部(3B)的至少一方连接的阻抗元件的导体图案。
-
Patent Agency Ranking
公开(公告)号：CN103201899B
公开(公告)日：2015-01-21
申请号：CN201180054132.7
申请日：2011-11-10
Applicant: 株式会社村田制作所
IPC: H01P5/18
Abstract: 在定向耦合器中，即使存在寄生电感也得到良好的隔离特性并抑制大型化。传输线路型的定向耦合器（20A）具备主线路（21）、通过电场耦合和磁场耦合与主线路（21）耦合的副线路（22）。主线路（21）具有信号输入端口（RFin）和信号输出端口（RFout），副线路（22）具有耦合端口（CPL）和隔离端口（ISO）。这里，仅信号输出端口（RFout）和耦合端口（CPL）中的任意1个端口与串联电容连接。
-
公开(公告)号：CN103201899A
公开(公告)日：2013-07-10
申请号：CN201180054132.7
申请日：2011-11-10
Applicant: 株式会社村田制作所
IPC: H01P5/18
Abstract: 在定向耦合器中，即使存在寄生电感也得到良好的隔离特性并抑制大型化。传输线路型的定向耦合器（20A）具备主线路（21）、通过电场耦合和磁场耦合与主线路（21）耦合的副线路（22）。主线路（21）具有信号输入端口（RFin）和信号输出端口（RFout），副线路（22）具有耦合端口（CPL）和隔离端口（ISO）。这里，仅信号输出端口（RFout）和耦合端口（CPL）中的任意1个端口与串联电容连接。
-
公开(公告)号：CN100477374C
公开(公告)日：2009-04-08
申请号：CN200580002233.4
申请日：2005-07-25
Applicant: 株式会社村田制作所
CPC classification number: H01P1/2016 , H01P5/02 , H05K1/0239 , H05K1/142
Abstract: 由介电基板(2)的前表面电极(3)中形成的槽隙(4)构成隙槽线路(1)，并按将前表面电极(3)彼此分开的方式使两条隙槽线路(1)之间布置有缝隙(5)。把在缝隙(5)一侧上具有开口端的隙缝谐振器(6)设置于每条隙槽线路(1)的前部边缘侧，并将这些隙缝谐振器(6)布置得能够彼此耦接。此外，给前表面电极(3)设置与缝隙(5)分叉的短截线(8)。从而，利用所述短截线(8)，可使高频信号通过缝隙(5)的泄漏受到抑制。
-
公开(公告)号：CN1280980C
公开(公告)日：2006-10-18
申请号：CN03123188.8
申请日：2003-04-17
Applicant: 株式会社村田制作所
CPC classification number: H01P1/20318 , H01P7/10
Abstract: 一种介电谐振器装置包括一片介电衬底。在所述介电衬底的正面和背面分别形成电极薄膜。TE010模谐振器包括两个圆形开口，这两个开口互相面对，并在所述电极薄膜上形成。在电极薄膜上形成的两条相对的槽包括平面介质传送线(PDTL)，该PDTL连接到TE010模谐振器。通过将每条凹槽两侧上的每层电极薄膜的两部分延伸进入每个开口，形成激励段。
-
公开(公告)号：CN1452313A
公开(公告)日：2003-10-29
申请号：CN03123188.8
申请日：2003-04-17
Applicant: 株式会社村田制作所
CPC classification number: H01P1/20318 , H01P7/10
Abstract: 一种介电谐振器装置包括一片介电衬底。在所述介电衬底的正面和背面分别形成电极薄膜。TE010模谐振器包括两个圆形开口，这两个开口互相面对，并在所述电极薄膜上形成。在电极薄膜上形成的两条相对的槽包括平面介质传送线(PDTL)，该PDTL连接到TE010模谐振器。通过将每条凹槽两侧上的每层电极薄膜的两部分延伸进入每个开口，形成激励段。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.021 seconds)
