介质谐振装置
    1.
    发明公开

    公开(公告)号:CN1236198A

    公开(公告)日:1999-11-24

    申请号:CN99103148.2

    申请日:1999-02-24

    CPC classification number: H01P1/20318

    Abstract: 电极分别形成于介质片的两主表面上,其中每个电极具有形成于与在其它电极中形成的开口的位置对应位置处的开口。由各开口限定的部分用作介质谐振器。耦合线直接形成于电极开口中。传输线形成于电路板上。耦合线和相应的传输线通过键合线彼此连接。该结构可以使利用该介质谐振器的谐振电路的外Q最小。如果利用该谐振电路制造振荡器,可以得到大调频宽度及大输出。

    平面介电线路、高频有源电路和收发装置

    公开(公告)号:CN1836349A

    公开(公告)日:2006-09-20

    申请号:CN200480023374.X

    申请日:2004-07-29

    CPC classification number: H01P3/023

    Abstract: 一种平面介电线路,通过将高频信号的电磁场能量集中在介电基板的一侧上,能减小与电子部件相互连接的损失。使第一狭缝(4)形成于介电基板(2)的前表面(2A)上,使得在第一和第二电极(3A,3B)之间形成第一狭缝(4),同时,使第二狭缝(6)形成于介电基板(2)的后表面(2B)上,使得在三和第四电极(5A,5B)之间与第一狭缝(4)相应的位置。第一狭缝(4)的宽度窄于第二狭缝(6)的宽度。由于有这样的结构,可使高频信号的电磁场能量集中在第一狭缝(4)。

    高频电路装置以及收发装置

    公开(公告)号:CN1215597C

    公开(公告)日:2005-08-17

    申请号:CN03107513.4

    申请日:2003-02-26

    CPC classification number: H01P3/023 H01P7/005

    Abstract: 本发明提供一种抑制无用波的传输并且可以实现小型化的高频电路装置和收发装置。在电介质衬底(1)的两个面上设置平面导体(2)的同时,在表面(1A)上形成缝隙线。在电介质衬底(1)的表面(1A)上设置将缝隙线夹在其中并由多段频带抑制滤波器(6)组成的无用波传输抑制电路(5)。频带抑制滤波器(6)由2条导体线路(7A、7B)和由以螺旋状设置在导体线路(7A)的途中部位的旋涡状线路(8A、8B)组成的谐振器(8)来构成。由此,能够以谐振器8的谐振频率为中心来抑制频带无用波的传输。

    介质谐振器器件、振荡器以及收发器装置

    公开(公告)号:CN1860641A

    公开(公告)日:2006-11-08

    申请号:CN200480027973.9

    申请日:2004-09-27

    CPC classification number: H01P7/10 H05K1/0243 H05K3/305

    Abstract: 一种介质谐振器、振荡器和传送器/接收器,具有稳定的特性,其制造成本可降低。在电路板(1)的前表面(1A)上形成有传输线(2),并且在后表面(1B)上形成有接地电极(3)。在介电基质(5)的每个表面(5A,5B)上形成具有圆形开口(7)的电极(6),藉此构成了TE010模式谐振器(4)。绝缘层(8)设置在电路板(1)的接地电极(3)和TE010模式谐振器(4)的电极(6)之间,然后用绝缘黏合剂(9)将该谐振器(4)固定到电路板(1)上。由于具有该结构,即便当电路板(1)和TE010模式谐振器(4)之间发生部分的分离时,电流通道也不会变化,藉此稳定了各特性。

    平面介质集成电路
    9.
    发明授权

    公开(公告)号:CN1134844C

    公开(公告)日:2004-01-14

    申请号:CN98105409.9

    申请日:1998-02-27

    CPC classification number: H01L23/66 H01L2924/0002 H01L2924/3011 H01L2924/00

    Abstract: 提供了一种平面介质集成电路,从而平面介质线与电子元件之间的能量转换损耗较小且在它们之间容易获得阻抗匹配。通过设置与电路衬底的两个主表面都相对的槽,构成了两个平面介质线。在包括槽的第一平面介质线的端部设置有槽线和第一线转换导体图案,该第一线转换导体图案连到槽线与第一平面介质线的电磁场以进行线转换。在包括槽的第二平面介质线的末端部分处设置使第二线转换导体图案沿与第二平面介质线垂直的方向伸出的共面线。以在共面线和槽线上延伸的方式放置的半导体器件。

Patent Agency Ranking