公开(公告)号：CN1633712A

公开(公告)日：2005-06-29

申请号：CN01823596.4

申请日：2001-12-14

Applicant: 株式会社日立制作所

Inventor： 秋山悟 ,  渡部隆夫 ,  松井裕一 ,  平谷正彦

IPC: H01L27/108 ,  H01L27/10 ,  H01L21/8242

CPC classification number: H01L27/10852 ,  H01L23/5223 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 通过使用将逻辑电路(LOGIC)内的金属布线和相同层(M3)的金属布线作为电极来利用的MIM电容器，形成DRAM的存储单元电容C3，能够降低工艺成本。通过使用高电介质材料形成电容器，配置在比形成了位线(BL)的布线层更上层上，能够实现高集成化。此外，通过使用2T单元，即使在低电压中工作，也能确保充足的信号量。通过通用模拟(ANALOG)和存储器(MEM)中的形成电容器的工艺，能够用低成本来实现在一个芯片上搭载了逻辑、模拟、存储器的半导体集成电路。

公开(公告)号：CN1259765A

公开(公告)日：2000-07-12

申请号：CN99124794.9

申请日：1999-12-10

Applicant: 株式会社日立制作所

Inventor： 汤之上隆 ,  野尻一男 ,  大路让 ,  恒川助芳 ,  平谷正彦 ,  松井裕一

IPC: H01L21/82 ,  H01L27/10

CPC classification number: H01L27/105 ,  H01L21/32139 ,  H01L27/11502 ,  H01L27/11507 ,  H01L27/11509 ,  H01L28/55 ,  H01L28/60

Abstract: 本发明提供一种集成电路制造方法,用诸如铂或BST之类的薄膜作为对钌等构图用的硬掩模,从而可以在不去掉硬掩模的情况下形成器件。此外,本发明方法使得可以插入例如铂等保护膜,从而防止去除用于构图硬掩模用的抗蚀剂时,底层钌膜等受损伤。

公开(公告)号：CN100336226C

公开(公告)日：2007-09-05

申请号：CN01823596.4

申请日：2001-12-14

Applicant: 株式会社日立制作所

Inventor： 秋山悟 ,  渡部隆夫 ,  松井裕一 ,  平谷正彦

IPC: H01L27/108 ,  H01L27/10 ,  H01L21/8242

CPC classification number: H01L27/10852 ,  H01L23/5223 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 通过使用将逻辑电路(LOGIC)内的金属布线和相同层(M3)的金属布线作为电极来利用的MIM电容器，形成DRAM的存储单元电容C3，能够降低工艺成本。通过使用高电介质材料形成电容器，配置在比形成了位线(BL)的布线层更上层上，能够实现高集成化。此外，通过使用2T单元，即使在低电压中工作，也能确保充足的信号量。通过通用模拟(ANALOG)和存储器(MEM)中的形成电容器的工艺，能够用低成本来实现在一个芯片上搭载了逻辑、模拟、存储器的半导体集成电路。

公开(公告)号：CN1229524A

公开(公告)日：1999-09-22

申请号：CN96180439.4

申请日：1996-08-07

Applicant: 株式会社日立制作所

Inventor： 平谷正彦 ,  栉田惠子 ,  鸟居和功 ,  三木浩史 ,  松井裕一 ,  藤崎芳久 ,  今川一重 ,  高木一正

IPC: H01L21/8242 ,  H01L27/108

Abstract: 将氧化物介质用于电容器的半导体器件的制造方法,抑制电容器下电极界面处的氧化。该氧化物介质电容器由下电极层11、位于下电极层11上的氧化物介质层16、和位于氧化物介质层16上的上电极层17构成。下电极层11包括双层导电氧化物层12。相邻的两层14和15按相同结晶结构用相同元素构成。靠近衬底10侧的层14包括不充足的氧,所以可以防止与层14相邻的下电极层的单元13及其界面的氧化,从而确保其间的适当电连接。