-
公开(公告)号:CN1191625C
公开(公告)日:2005-03-02
申请号:CN97197186.2
申请日:1997-07-04
Applicant: 株式会社日立制作所
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L28/56 , H01L21/02197 , H01L21/02323 , H01L21/0234 , H01L28/75
Abstract: 一种防止电容下降和不良绝缘,特别是防止在比较低的温度下用等离子体加工而制作采用高介电常数即铁电材料的电容器的钝化膜(绝缘膜)所造成的电极剥层而改善了可靠性的半导体存储器以及制造此存储器的方法。半导体存储器具有由上电极、下电极、以及夹在二个电极之间且用作电容器绝缘膜的电容器绝缘膜(高介电常数即铁电薄膜制成的)构成的电容器结构,以及覆盖电容器结构且用等离子体处理方法制作的保护性绝缘膜组成的集成电容器。在组成电容器绝缘膜的薄膜表面上还制作了氧引入层。在存储器的制造工艺中,例如借助于在制作电极之后用等离子体处理方法制作保护性绝缘膜(SiO2钝化膜)之前,于氧气氛中进行热处理而将氧引入到电极与材料之间的边界中,从而在高介电常数即铁电材料的表面上制作氧引入层。因此能够防止电容下降、不良绝缘,特别是能够防止制作钝化膜(绝缘膜)所造成的电极剥层。此外,借助于抑制施加交流电场时的电容下降,能够减少不良绝缘的出现。而且,当铁电材料被用作介电膜时,可获得诸如提高剩余极化、降低矫顽电压之类的效果。
-
公开(公告)号:CN1227669A
公开(公告)日:1999-09-01
申请号:CN97197186.2
申请日:1997-07-04
Applicant: 株式会社日立制作所
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L28/56 , H01L21/02197 , H01L21/02323 , H01L21/0234 , H01L28/75
Abstract: 一种防止电容下降和不良绝缘,特别是防止在比较低的温度下用等离子体加工而制作采用高介电常数即铁电材料的电容器的钝化膜(绝缘膜)所造成的电极剥层而改善了可靠性的半导体存储器以及制造此存储器的方法。半导体存储器具有由上电极、下电极、以及夹在二个电极之间且用作电容器绝缘膜的电容器绝缘膜(高介电常数即铁电薄膜制成的)构成的电容器结构,以及覆盖电容器结构且用等离子体处理方法制作的保护性绝缘膜组成的集成电容器。在组成电容器绝缘膜的薄膜表面上还制作了氧引入层。在存储器的制造工艺中,例如借助于在制作电极之后用等离于体处理方法制作保护性绝缘膜(SiO2钝化膜)之前,于氧气氛中进行热处理而将氧引入到电极与材料之间的边界中,从而在高介电常数即铁电材料的表面上制作氧引入层。因此能够防止电容下降、不良绝缘,特别是能够防止制作钝化膜(绝缘膜)所造成的电极剥层。此外,借助于抑制施加交流电场时的电容下降,能够减少不良绝缘的出现。而且,当铁电材料被用作介电膜时,可获得诸如提高剩余极化、降低矫顽电压之类的效果。
-
公开(公告)号:CN105453239A
公开(公告)日:2016-03-30
申请号:CN201380078189.X
申请日:2013-07-16
Applicant: 株式会社日立制作所
IPC: H01L21/336 , H01L29/12 , H01L29/78
Abstract: 本发明提供一种在例如以SiC功率MOSFET为代表的使用禁带宽度比硅大的半导体材料的半导体装置中,确保与Si功率MOSFET近似的栅绝缘膜的可靠性的技术。为了实现该目的,在SiC功率MOSFET中,栅电极(GE)由与栅绝缘膜(GOX)接触地形成且厚度为200nm以下的多结晶硅膜(PF1)和与该多结晶硅膜(PF1)接触地形成且任意厚度的多结晶硅膜(PF2)构成。
-
公开(公告)号:CN1229524A
公开(公告)日:1999-09-22
申请号:CN96180439.4
申请日:1996-08-07
Applicant: 株式会社日立制作所
IPC: H01L21/8242 , H01L27/108
Abstract: 将氧化物介质用于电容器的半导体器件的制造方法,抑制电容器下电极界面处的氧化。该氧化物介质电容器由下电极层11、位于下电极层11上的氧化物介质层16、和位于氧化物介质层16上的上电极层17构成。下电极层11包括双层导电氧化物层12。相邻的两层14和15按相同结晶结构用相同元素构成。靠近衬底10侧的层14包括不充足的氧,所以可以防止与层14相邻的下电极层的单元13及其界面的氧化,从而确保其间的适当电连接。
-
-
-