公开(公告)号：CN102694022A

公开(公告)日：2012-09-26

申请号：CN201110251512.1

申请日：2011-08-29

Applicant: 株式会社东芝

Inventor： 铃木诚和子 ,  安原纪夫

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/66734

Abstract: 根据实施方式，半导体装置具备：第1导电型的漂移层；设置在所述漂移层之上的第2导电型的基底层；有选择地设置在所述基底层表面的第1导电型的源极层；栅极电极，隔着栅极绝缘膜，设置在贯通所述源极层和所述基底层并到达所述漂移层的沟槽内；场板电极，在所述沟槽内，隔着场板绝缘膜设置在所述栅极电极的下侧；电连接于所述漂移层的漏极电极；和电连接于所述源极层的源极电极。所述场板电极电连接于所述源极电极。所述基底层中包含的所述第1导电型的杂质浓度比所述漂移层中包含的所述第1导电型的杂质浓度低。所述漂移层中包含的所述第1导电型的杂质浓度为1×1016(atoms/cm3)以上。

公开(公告)号：CN104916615A

公开(公告)日：2015-09-16

申请号：CN201410448484.6

申请日：2014-09-04

Applicant: 株式会社东芝

Inventor： 铃木诚和子

IPC: H01L23/495

CPC classification number: H01L24/30 ,  H01L23/49844 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/48 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/29006 ,  H01L2224/29023 ,  H01L2224/30181 ,  H01L2224/32225 ,  H01L2224/37147 ,  H01L2224/37599 ,  H01L2224/48247 ,  H01L2224/73221 ,  H01L2224/83801 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/85399

Abstract: 本发明提供一种可降低源极连接器的电阻的半导体装置及模块。实施方式的半导体装置包含半导体芯片、第一及第二导电板。所述第一导电板搭载所述半导体芯片，且周缘包含至少四边。所述第二导电板覆盖所述半导体芯片及所述第一导电板的至少两边之分别至少一部分。

公开(公告)号：CN102694009A

公开(公告)日：2012-09-26

申请号：CN201110255941.6

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  新井雅俊 ,  铃木诚和子

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78 ,  H01L29/739 ,  H01L29/861 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/0856 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/8725

Abstract: 本发明涉及半导体器件及其制造方法。本发明的半导体器件具备第1半导体层、多个基区、源区、在沟槽内隔着栅绝缘膜设置的栅电极、在沟槽内于栅电极之下隔着场板绝缘膜设置的场板电极、第1主电极、及第2主电极。场板绝缘膜的一部分的厚度比栅绝缘膜的厚度厚，设置于一对沟槽内的场板绝缘膜的一部分彼此之间的第1半导体层的宽度比设置于一对沟槽内的栅绝缘膜彼此之间的基区的宽度窄，在第1半导体层和场板绝缘膜的一部分之间的界面的正上方未形成源区。

公开(公告)号：CN114171595A

公开(公告)日：2022-03-11

申请号：CN202110835910.1

申请日：2021-07-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 铃木诚和子

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一个实施方式提供减小了开关时的振铃的半导体装置。实施方式的半导体装置具备第1导电型的基板、第1导电型的漂移层、第2导电型的基层、第1电极、绝缘层、第2电极和第3电极。漂移层被形成在所述基板之上。多个基层在所述漂移层的规定面周期性地在规定方向上延伸形成。第1电极在各个所述基层的所述规定面选择性地在所述规定方向上延伸形成。绝缘层在所述漂移层之上以及选择性地在所述基层之上由氧化膜形成。第2电极在所述绝缘层内，至少一部分与所述第1电极隔着所述氧化膜重叠，在所述规定方向上延伸形成。第3电极在所述绝缘层内，在所述第2电极之间，隔着所述氧化膜在所述漂移层之上在所述规定方向上延伸形成。

公开(公告)号：CN102694009B

公开(公告)日：2015-11-04

申请号：CN201110255941.6

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  新井雅俊 ,  铃木诚和子

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78 ,  H01L29/739 ,  H01L29/861 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/0856 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/8725

Abstract: 本发明涉及半导体器件及其制造方法。本发明的半导体器件具备第1半导体层、多个基区、源区、在沟槽内隔着栅绝缘膜设置的栅电极、在沟槽内于栅电极之下隔着场板绝缘膜设置的场板电极、第1主电极、及第2主电极。场板绝缘膜的一部分的厚度比栅绝缘膜的厚度厚，设置于一对沟槽内的场板绝缘膜的一部分彼此之间的第1半导体层的宽度比设置于一对沟槽内的栅绝缘膜彼此之间的基区的宽度窄，在第1半导体层和场板绝缘膜的一部分之间的界面的正上方未形成源区。

公开(公告)号：CN102694034B

公开(公告)日：2015-01-07

申请号：CN201110301089.1

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  新井雅俊 ,  铃木诚和子

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/7806 ,  H01L29/872 ,  H01L29/8725

Abstract: 本发明提供—种半导体装置，其具有：第一导电型的半导体层、多个第一沟槽、绝缘层、导电层、第一半导体扩散层、及阳极电极。半导体层，形成于半导体基板上，且具有比第一杂质浓度小的第二杂质浓度；多个第一沟槽，以从半导体层的上表面向下方延伸的方式形成于半导体层中；导电层，以隔着绝缘层埋入第一沟槽的方式形成，且从半导体层的上表面向下方延伸到第一位置；第一半导体扩散层，从位于多个第一沟槽之间的半导体层的上表面起而到达第二位置，且具有比第二杂质浓度小的第三杂质浓度；阳极电极，与第一半导体扩散层进行肖特基接合。从半导体层的上表面到第二位置的长度为从半导体层的上表面到第一位置的长度的1/2以下。

公开(公告)号：CN102790078A

公开(公告)日：2012-11-21

申请号：CN201210059960.6

申请日：2012-03-08

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  新井雅俊 ,  铃木诚和子 ,  松田正

IPC: H01L29/417 ,  H01L29/872 ,  H01L21/28 ,  H01L21/329

CPC classification number: H01L29/66136 ,  H01L29/0623 ,  H01L29/0692 ,  H01L29/66143 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872 ,  H01L29/8725

Abstract: 实施方式的半导体装置包括第1半导体区域、第1电极、第2半导体区域和第2电极。第1半导体区域是包含第1部分和第2部分的第1导电型的半导体区域，所述第1部分具有第1主表面，所述第2部分在第1主表面上沿着和第1主表面正交的第1方向而延伸存在。第1电极包含第3部分，该第3部分是和第2部分对置而设的金属区域。第1电极设为和第1半导体区域分离。第2半导体区域设于第2部分和第3部分之间。第2半导体区域包含杂质浓度低于第1半导体区域的第1浓度区域。第2半导体区域和第3部分实现肖特基结。第2半导体区域为第1导电型的半导体区域。第2电极设于和第1部分的第1主表面相反一侧。第2电极和第1部分相互导通。

公开(公告)号：CN102694034A

公开(公告)日：2012-09-26

申请号：CN201110301089.1

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  新井雅俊 ,  铃木诚和子

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/7806 ,  H01L29/872 ,  H01L29/8725

Abstract: 本发明提供—种半导体装置，其具有：第一导电型的半导体层、多个第一沟槽、绝缘层、导电层、第一半导体扩散层、及阳极电极。半导体层，形成于半导体基板上，且具有比第一杂质浓度小的第二杂质浓度；多个第一沟槽，以从半导体层的上表面向下方延伸的方式形成于半导体层中；导电层，以隔着绝缘层埋入第一沟槽的方式形成，且从半导体层的上表面向下方延伸到第一位置；第一半导体扩散层，从位于多个第一沟槽之间的半导体层的上表面起而到达第二位置，且具有比第二杂质浓度小的第三杂质浓度；阳极电极，与第一半导体扩散层进行肖特基接合。从半导体层的上表面到第二位置的长度为从半导体层的上表面到第一位置的长度的1/2以下。