-
公开(公告)号:CN119581418A
公开(公告)日:2025-03-07
申请号:CN202311727846.0
申请日:2023-12-15
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor: 小川雅章
Abstract: 本实施方式涉及半导体装置及其制造方法。本实施方式的半导体装置具有半导体元件,该半导体元件具有第一面、位于第一面的相反侧的第二面、位于第一面与第二面之间的侧面。第一电极层设置于半导体元件的第一面。第二电极层设置于半导体元件的第二面。第二面的外缘部比第一面的外缘部更圆。第二电极层的膜厚随着接近侧面而逐渐变薄。
-
公开(公告)号:CN101997069A
公开(公告)日:2011-03-30
申请号:CN201010129983.0
申请日:2010-03-09
Applicant: 株式会社东芝
IPC: H01L33/14
CPC classification number: H01L33/145 , H01L33/0079 , H01L33/38
Abstract: 提供一种发光元件及其制造方法,在该发光元件中设置有导电性衬底、在导电性衬底上设置的金属膜、在金属膜上设置的发光层、在发光层的一部分上设置的电极、以及在金属膜的上表面和下表面中的至少一个表面中的包含电极的正下方的至少一部分的区域上设置的阻止电流通过的电流阻止层。另外,上述金属膜中的包含电极的正下方的至少一部分且与电流阻止层的正上方或正下方的一部分相当的第一部分从除此之外的部分分离开来。
-
公开(公告)号:CN102479904A
公开(公告)日:2012-05-30
申请号:CN201110248634.5
申请日:2011-08-26
Applicant: 株式会社东芝
CPC classification number: H01L33/38 , H01L2933/0016
Abstract: 实施方式涉及的半导体发光元件具备:发光体、第一电极层、第二电极层、焊盘电极和辅助电极部。发光体在一侧设有第一导电型的第一半导体层,在另一侧设有第二导电型的第二半导体层,在第一半导体层和第二半导体层之间设有发光层。第一电极层在第二半导体层的与第一半导体层相反的一侧设置,且具有金属层和沿从第一半导体层朝向第二半导体层的第一方向贯通上述金属层的多个开口部。第二电极层与第一半导体层导通。焊盘电极与第一电极层导通。辅助电极部与第一电极层导通,且在与第一方向正交的第二方向上延伸。
-
公开(公告)号:CN105977293A
公开(公告)日:2016-09-28
申请号:CN201510556279.6
申请日:2015-09-02
Applicant: 株式会社东芝
IPC: H01L29/778 , H01L29/06 , H01L29/66
CPC classification number: H01L29/32 , H01L21/02458 , H01L21/02502 , H01L21/0254 , H01L21/02647 , H01L29/0653 , H01L29/2003 , H01L29/402 , H01L29/41758 , H01L29/66462 , H01L29/7787 , H01L29/778 , H01L29/0684
Abstract: 本发明的实施方式提供一种缺陷产生受到抑制的半导体装置及其制造方法。实施方式的半导体装置具备:衬底;第一氮化物半导体层,其设置于所述衬底上;第二氮化物半导体层,其设置于所述第一氮化物半导体层上;第三氮化物半导体层,其设置于所述第二氮化物半导体层上;电极,其设置于所述第三氮化物半导体层上;及绝缘层,其设置于所述第一氮化物半导体层与所述第二氮化物半导体层之间,且选择性地设置于所述电极下。
-
公开(公告)号:CN105977292A
公开(公告)日:2016-09-28
申请号:CN201510555749.7
申请日:2015-09-02
Applicant: 株式会社东芝
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/7787 , H01L29/1066 , H01L29/2003 , H01L29/452 , H01L29/66462 , H01L29/7783 , H01L29/66431
Abstract: 本发明的实施方式提供一种进一步降低栅极电极与p型氮化物半导体层之间的电阻的半导体装置及其制造方法。实施方式的半导体装置具备:第一氮化物半导体层;第二氮化物半导体层,设置在所述第一氮化物半导体层之上;第一电极,设置在所述第二氮化物半导体层之上;第二电极,设置在所述第二氮化物半导体层之上;p型第三氮化物半导体层,设置在所述第二氮化物半导体层之上,且设置在所述第一电极与所述第二电极之间,且与所述第二氮化物半导体层相接;以及包含p型多晶硅的第三电极,设置在所述第三氮化物半导体层之上,且与所述第三氮化物半导体层相接。
-
-
-
-