公开(公告)号：CN1290200C

公开(公告)日：2006-12-13

申请号：CN200410000178.2

申请日：2004-01-08

Applicant: 株式会社东芝

Inventor： 竹中圭一 ,  酒井伊都子 ,  成田雅贵 ,  大岩德久 ,  三田淳夫 ,  矢桥胜典

IPC: H01L27/108 ,  H01L21/82 ,  H01L21/8242

CPC classification number: H01L27/1087 ,  H01L27/10829 ,  H01L29/66181 ,  H01L29/945

Abstract: 一种包括沟槽电容器的半导体器件包括半导体衬底，包括窄部分和主部分的沟槽，窄部分的直径同轴地小于主部分处的沟槽直径，提供在半导体衬底中环绕包括窄部分的沟槽的第一电容器电极，沿第一电容器电极的表面提供的电容器绝缘膜，以及提供在沟槽内部的第二电容器电极。

公开(公告)号：CN1518113A

公开(公告)日：2004-08-04

申请号：CN200410000178.2

申请日：2004-01-08

Applicant: 株式会社东芝

Inventor： 竹中圭一 ,  酒井伊都子 ,  成田雅贵 ,  大岩德久 ,  三田淳夫 ,  矢桥胜典

IPC: H01L27/108 ,  H01L21/82 ,  H01L21/8242

CPC classification number: H01L27/1087 ,  H01L27/10829 ,  H01L29/66181 ,  H01L29/945

Abstract: 一种包括沟槽电容器的半导体器件包括半导体衬底，包括窄部分和主部分的沟槽，窄部分的直径同轴地小于主部分处的沟槽直径，提供在半导体衬底中环绕包括窄部分的沟槽的第一电容器电极，沿第一电容器电极的表面提供的电容器绝缘膜，以及提供在沟槽内部的第二电容器电极。

公开(公告)号：CN101515593B

公开(公告)日：2012-08-08

申请号：CN200910004715.3

申请日：2009-02-20

Applicant: 株式会社东芝

Inventor： 村越笃 ,  矢桥胜典

IPC: H01L27/146 ,  H01L21/762 ,  H01L21/82

CPC classification number: H01L27/1463 ,  H01L21/76229 ,  H01L21/823481 ,  H01L27/14689

Abstract: 本发明涉及一种半导体器件及其制造方法。在半导体衬底上形成硬掩模材料膜，并且在半导体衬底的上表面中的开口的正下方形成凹陷。接下来，通过使用硬掩模材料膜作为掩模在成像区中注入杂质，在凹陷的正下方形成p型区。并且，通过在处理区中进一步加工所述凹陷，形成沟槽。通过在所述凹陷和沟槽中掩埋介电材料以去除硬掩模材料膜，形成半掩埋介电膜和STI。接下来，形成分别覆叠半掩埋介电膜和STI的两个电极，并且使用一个电极和半掩埋介电膜作为掩模，在成像区中注入杂质，从而在半导体衬底中在与p型区接触的区域中形成构成光电二极管的n型区。

公开(公告)号：CN101515593A

公开(公告)日：2009-08-26

申请号：CN200910004715.3

申请日：2009-02-20

Applicant: 株式会社东芝

Inventor： 村越笃 ,  矢桥胜典

IPC: H01L27/146 ,  H01L21/762 ,  H01L21/82

CPC classification number: H01L27/1463 ,  H01L21/76229 ,  H01L21/823481 ,  H01L27/14689

Abstract: 本发明涉及一种半导体器件及其制造方法。在半导体衬底上形成硬掩模材料膜，并且在半导体衬底的上表面中的开口的正下方形成凹陷。接下来，通过使用硬掩模材料膜作为掩模在成像区中注入杂质，在凹陷的正下方形成p型区。并且，通过在处理区中进一步加工所述凹陷，形成沟槽。通过在所述凹陷和沟槽中掩埋介电材料以去除硬掩模材料膜，形成半掩埋介电膜和STI。接下来，形成分别覆叠半掩埋介电膜和STI的两个电极，并且使用一个电极和半掩埋介电膜作为掩模，在成像区中注入杂质，从而在半导体衬底中在与p型区接触的区域中形成构成光电二极管的n型区。