公开(公告)号：CN102782847B

公开(公告)日：2015-09-09

申请号：CN201180011998.X

申请日：2011-03-11

Applicant: 株式会社东芝

Inventor： 藤井章辅 ,  松下大介 ,  三谷祐一郎

IPC: H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC classification number: H01L45/08 ,  G11C13/0007 ,  G11C2213/79 ,  H01L27/2409 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/145

Abstract: 根据一个实施例，一种电阻变化器件包括：包含金属的第一电极；第二电极；以及在所述第一和第二电极之间的包含Si和O的非晶氧化物层，该层在从所述第一电极到所述第二电极的方向上具有O的浓度梯度及其第一峰值。

公开(公告)号：CN1713386A

公开(公告)日：2005-12-28

申请号：CN200510077953.9

申请日：2005-06-15

Applicant: 株式会社东芝

Inventor： 奈良明子 ,  小池正浩 ,  三谷祐一郎

IPC: H01L27/105 ,  H01L29/788 ,  H01L21/00

CPC classification number: H01L21/28194 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/40114 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7883

Abstract: 提供一种非易失性半导体存储器件，该非易失性半导体存储器件包括：栅电极部分，该栅电极部分由通过隧道绝缘膜在第一导电类型的半导体衬底的主面上形成的浮栅电极、在浮栅电极上形成并由两种或更多种类型的高介电材料形成的三层或更多层的层叠结构膜形成的电极间绝缘膜、和通过电极间绝缘膜在浮栅电极上形成的控制栅电极构成；和第二导电类型的源区和漏区，该源区和漏区在衬底的主面上形成，使得在源区和漏区之间配置栅电极部分。

公开(公告)号：CN102498561A

公开(公告)日：2012-06-13

申请号：CN200980161479.4

申请日：2009-09-17

Applicant: 株式会社东芝

Inventor： 松下大介 ,  加藤弘一 ,  三谷祐一郎

IPC: H01L21/8247 ,  H01L21/316 ,  H01L21/336 ,  H01L27/115 ,  H01L29/78 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/7926 ,  G11C16/0466 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02312 ,  H01L21/28282 ,  H01L21/32105 ,  H01L27/11582 ,  H01L29/4908 ,  H01L29/66765 ,  H01L29/78678

Abstract: 本发明可以抑制由半导体层与绝缘膜的界面态密度增加所引起的迁移率和可靠性的降低。包括以下工序：形成由控制栅电极和层间绝缘膜交替层叠而成的层叠结构的工序；沿上述控制栅电极和上述层间绝缘膜的层叠方向形成贯通上述层叠结构的贯通孔的工序；形成覆盖上述贯通孔的内侧表面的第1绝缘膜的工序；形成覆盖上述第1绝缘膜的内侧表面的电荷蓄积部的工序；形成覆盖上述电荷蓄积部的内侧表面的第2绝缘膜的工序；形成覆盖上述第2绝缘膜的内侧表面的半导体层的工序；以及，在含氧气氛中、在600℃以下的温度下进行热处理，以使上述半导体层与上述第2绝缘膜的界面被氧化的工序。

公开(公告)号：CN1905213B

公开(公告)日：2010-11-03

申请号：CN200610101497.1

申请日：2006-07-04

Applicant: 株式会社东芝

Inventor： 三谷祐一郎 ,  松下大介 ,  大场龙二 ,  上冈功 ,  小泽良夫

IPC: H01L29/788 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/314 ,  H01L21/8247

CPC classification number: H01L29/513 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42332 ,  H01L29/785 ,  H01L29/7881

Abstract: 本发明提供一种非易失性半导体存储器，能够将隧道绝缘膜作成难以生成缺陷的高品质的绝缘膜，而且可谋求漏电流的减少、元件特性和可靠性的提高。本发明的非易失性半导体存储器具备：在第1导电类型的半导体衬底(11)的主面上有选择地形成的隧道绝缘膜(13)；在该隧道绝缘膜(13)上形成的浮栅电极(14)；在浮栅电极(14)上形成的多晶硅间绝缘膜(15)；在多晶硅间绝缘膜(15)上形成的控制栅电极(16)；以及在衬底(11)的主面上形成的第2导电类型的源/漏区(12)，隧道绝缘膜(13)是用氧化硅膜(13b、13c)夹着氮化硅膜(13a)的3层结构，氮化硅膜(13a)是在面内方向上连续的膜，具有三配位的氮结合，而且，氮的第二接近原子的至少1个是氮。

公开(公告)号：CN100379002C

公开(公告)日：2008-04-02

申请号：CN200510077953.9

申请日：2005-06-15

Applicant: 株式会社东芝

Inventor： 奈良明子 ,  小池正浩 ,  三谷祐一郎

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247

Abstract: 提供一种非易失性半导体存储器件，该非易失性半导体存储器件包括：栅电极部分，该栅电极部分由通过隧道绝缘膜在第一导电类型的半导体衬底的主面上形成的浮栅电极、在浮栅电极上形成并由两种或更多种类型的高介电材料形成的三层或更多层的层叠结构膜形成的电极间绝缘膜、和通过电极间绝缘膜在浮栅电极上形成的控制栅电极构成；和第二导电类型的源区和漏区，该源区和漏区在衬底的主面上形成，使得在源区和漏区之间配置栅电极部分。

公开(公告)号：CN1463045A

公开(公告)日：2003-12-24

申请号：CN03138135.9

申请日：2003-05-28

Applicant: 株式会社东芝

Inventor： 田中正幸 ,  小泽良夫 ,  斋田繁彦 ,  合田晃 ,  野口充宏 ,  三谷祐一郎 ,  纲岛祥隆

IPC: H01L29/78 ,  H01L27/105 ,  H01L21/31 ,  H01L21/283 ,  H01L21/82

CPC classification number: H01L21/022 ,  H01L21/0217 ,  H01L21/28176 ,  H01L21/28202 ,  H01L21/28247 ,  H01L21/28282 ,  H01L21/28518 ,  H01L21/3185 ,  H01L21/76838 ,  H01L21/76897 ,  H01L29/513 ,  H01L29/518 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/792

Abstract: 采用改善硅氮化膜的构成或形成方法的办法，提供特性等优良的半导体器件。该半导体器件具备：半导体衬底101；栅极电极104、105、106；在半导体衬底和栅极电极间形成的第1绝缘膜103；包括沿着栅极电极的上表面或侧面形成的包括氮、硅和氢的下层一侧硅氮化膜107，和在下层一侧硅氮化膜上边形成的含有氮、硅和氢的上层一侧硅氮化膜108的第2绝缘膜，其特征在于：上述下层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si，比在上述上层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si更高。

公开(公告)号：CN101494172B

公开(公告)日：2010-12-22

申请号：CN200910004862.0

申请日：2009-01-21

Applicant: 株式会社东芝

Inventor： 松下大介 ,  三谷祐一郎

IPC: H01L21/336 ,  H01L21/314 ,  H01L29/788 ,  H01L27/115

CPC classification number: H01L29/518 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/3145 ,  H01L27/115 ,  H01L27/11517 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/4916 ,  H01L29/513 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792

Abstract: 本发明提供了一种在具有难以生成缺陷且高品质的绝缘膜的同时，可以降低漏电流的半导体装置及其制造方法。所述半导体装置的制造方法包括：在绝缘层上形成非晶硅层的步骤；在非晶硅层中导入氧的步骤；以及氮化导入了氧的非晶硅层，并形成硅氧氮化层的步骤。

公开(公告)号：CN1713389A

公开(公告)日：2005-12-28

申请号：CN200510079464.7

申请日：2005-06-23

Applicant: 株式会社东芝

Inventor： 三谷祐一郎 ,  松下大介

IPC: H01L27/105 ,  H01L29/788 ,  H01L21/8239 ,  H01L21/336

CPC classification number: H01L21/28202 ,  H01L21/28273 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/7885

Abstract: 提供一种非易失性半导体存储器件，该非易失性半导体存储器件包括：选择性地在第一导电类型的主面上形成使得在其间叠置第一栅绝缘膜的浮栅电极、在浮栅电极上形成使得在其间叠置第二栅绝缘膜的控制栅电极、和与各栅电极对应在衬底的主面中形成的第二导电类型的源/漏区。第一栅电极具有在氧化硅膜之间保持氮化硅膜的三层结构，且该氮化硅膜包含三配位氮键。

公开(公告)号：CN100550321C

公开(公告)日：2009-10-14

申请号：CN200680003756.5

申请日：2006-08-28

Applicant: 株式会社东芝

Inventor： 松下大介 ,  村冈浩一 ,  加藤弘一 ,  中崎靖 ,  三谷祐一郎

IPC: H01L21/314 ,  H01L21/318 ,  H01L21/8246 ,  H01L21/28 ,  C23C16/34

Abstract: 本发明的半导体器件的制造方法能够抑制形成绝缘膜时的缺陷的产生。具备：将半导体衬底放置在气氛中而在上述半导体衬底的表面形成氮化膜的工序，其中该气氛包含使上述半导体衬底的表面氮化的第一氮化气体、在制造中实质上不与上述半导体衬底反应的第一稀释气体，上述第一稀释气体的分压力和上述第一氮化气体的分压力的和与上述第一氮化气体的分压力的比大于等于5，并且总压力小于等于40Torr。

公开(公告)号：CN100452440C

公开(公告)日：2009-01-14

申请号：CN200510079464.7

申请日：2005-06-23

Applicant: 株式会社东芝

Inventor： 三谷祐一郎 ,  松下大介

IPC: H01L29/788 ,  H01L27/105 ,  H01L21/8239 ,  H01L21/336

CPC classification number: H01L21/28202 ,  H01L21/28273 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/7885

Abstract: 本发明提供一种非易失性半导体存储器件，该非易失性半导体存储器件包括：选择性地在第一导电类型的主面上形成使得在其间叠置第一栅绝缘膜的浮栅电极、在浮栅电极上形成使得在其间叠置第二栅绝缘膜的控制栅电极、和与各栅电极对应在衬底的主面中形成的第二导电类型的源/漏区。第一栅电极具有在氧化硅膜之间保持氮化硅膜的三层结构，且该氮化硅膜包含三配位氮键。