-
公开(公告)号：CN1316629C
公开(公告)日：2007-05-16
申请号：CN03138135.9
申请日：2003-05-28
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L27/105 , H01L21/31 , H01L21/283 , H01L21/82
CPC classification number: H01L21/022 , H01L21/0217 , H01L21/28176 , H01L21/28202 , H01L21/28247 , H01L21/28282 , H01L21/28518 , H01L21/3185 , H01L21/76838 , H01L21/76897 , H01L29/513 , H01L29/518 , H01L29/665 , H01L29/6656 , H01L29/6659 , H01L29/792
Abstract: 采用改善硅氮化膜的构成或形成方法的办法，提供特性等优良的半导体器件。该半导体器件具备：半导体衬底101；栅极电极104、105、106；在半导体衬底和栅极电极间形成的第1绝缘膜103；包括沿着栅极电极的上表面或侧面形成的包括氮、硅和氢的下层一侧硅氮化膜107，和在下层一侧硅氮化膜上边形成的含有氮、硅和氢的上层一侧硅氮化膜108的第2绝缘膜，其特征在于：上述下层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si，比在上述上层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si更高。
-
公开(公告)号：CN1388534A
公开(公告)日：2003-01-01
申请号：CN02126275.6
申请日：2002-02-20
Applicant: 株式会社东芝
Abstract: 一种半导体集成电路装置,具有与第一存储单元块电连接的第一数据传送线,与第二存储单元块电连接用的第二数据传送线,对所述第一、第二数据传送线中的任一条实施充电的充电电路,第一数据保持电路,与所述第一数据保持电路电连接的第二、第三数据保持电路,依据保持在所述第三数据保持电路处的数据对第一电压节点实施充电或放电的充电和放电电路,使所述第一电压节点与所述第一、第二数据传送线中的任一条电连接的第一连接电路,第四数据保持电路,以及使所述第四数据保持电路与所述第一电压节点电连接用的第二连接电路。
-
公开(公告)号：CN1270325C
公开(公告)日：2006-08-16
申请号：CN02126275.6
申请日：2002-02-20
Applicant: 株式会社东芝
Abstract: 本发明公开一种即使相邻存储单元间隔窄小也可以降低由于电容耦合而产生的数据紊乱的半导体集成电路装置、半导体存储装置及其数据写入方法，具有：与第一存储单元块电连接的第一数据传送线，与第二存储单元块电连接用的第二数据传送线，对所述第一、第二数据传送线中的任一条实施充电的充电电路，第一数据保持电路，与所述第一数据保持电路电连接的第二、第三数据保持电路，依据保持在所述第三数据保持电路处的数据对第一电压节点实施充电或放电的充电和放电电路，使所述第一电压节点与所述第一、第二数据传送线中的任一条电连接的第一连接电路，第四数据保持电路，以及使所述第四数据保持电路与所述第一电压节点电连接用的第二连接电路。
-
Patent Agency Ranking
公开(公告)号：CN1155095C
公开(公告)日：2004-06-23
申请号：CN00106967.5
申请日：2000-04-26
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L21/82
CPC classification number: H01L27/11526 , H01L27/105 , H01L27/11529 , H01L27/11543 , Y10S257/909
Abstract: 在同一衬底上边设置单元晶体管和外围晶体管的EEPROM中，即便各自栅极长度不同，也可以使后氧化量或退火的条件最佳化。例如，在用第1绝缘膜37覆盖栅极长度比外围CT的栅极电极41还短的单元晶体管ST一侧的状态下，在氧化气氛中进行退火。充分生长外围晶体管CT的源·漏扩散层42、43与栅极电极部分41重叠。在单元晶体管ST一侧抑制氧化的进行，使得抑制因后氧化而形成的鸟喙量的增加或因杂质的过度扩散所引起的短沟效应。
-
公开(公告)号：CN1404150A
公开(公告)日：2003-03-19
申请号：CN02132217.1
申请日：2002-08-30
Applicant: 株式会社东芝
IPC: H01L27/10 , H01L27/115 , G11C11/34 , G11C17/00
CPC classification number: H01L27/11568 , H01L27/105 , H01L27/11573 , H01L29/792
Abstract: 本发明具有包含第1绝缘层，电荷积蓄层和第2绝缘层三层的栅极绝缘膜，和在这个栅极绝缘膜上形成的栅极，包含可以电写入/擦除信息的存储单元，电荷积蓄层由硅氮化膜或硅氧氮化膜构成，第1绝缘层和第2绝缘层分别由硅氧化膜或有比上述电荷积蓄层多的氧组成的硅氧化膜构成，第2绝缘层的厚度比5(nm)大，栅极由包含p型杂质的p型半导体构成。
-
公开(公告)号：CN100334734C
公开(公告)日：2007-08-29
申请号：CN02132217.1
申请日：2002-08-30
Applicant: 株式会社东芝
IPC: H01L27/10 , H01L27/115 , G11C11/34 , G11C17/00
CPC classification number: H01L27/11568 , H01L27/105 , H01L27/11573 , H01L29/792
Abstract: 本发明具有包含第1绝缘层，电荷积蓄层和第2绝缘层三层的栅极绝缘膜，和在这个栅极绝缘膜上形成的栅极，包含可以电写入/擦除信息的存储单元，电荷积蓄层由硅氮化膜或硅氧氮化膜构成，第1绝缘层和第2绝缘层分别由硅氧化膜或有比上述电荷积蓄层多的氧组成的硅氧化膜构成，第2绝缘层的厚度比5(nm)大，栅极由包含p型杂质的p型半导体构成。
-
公开(公告)号：CN1463045A
公开(公告)日：2003-12-24
申请号：CN03138135.9
申请日：2003-05-28
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L27/105 , H01L21/31 , H01L21/283 , H01L21/82
CPC classification number: H01L21/022 , H01L21/0217 , H01L21/28176 , H01L21/28202 , H01L21/28247 , H01L21/28282 , H01L21/28518 , H01L21/3185 , H01L21/76838 , H01L21/76897 , H01L29/513 , H01L29/518 , H01L29/665 , H01L29/6656 , H01L29/6659 , H01L29/792
Abstract: 采用改善硅氮化膜的构成或形成方法的办法，提供特性等优良的半导体器件。该半导体器件具备：半导体衬底101；栅极电极104、105、106；在半导体衬底和栅极电极间形成的第1绝缘膜103；包括沿着栅极电极的上表面或侧面形成的包括氮、硅和氢的下层一侧硅氮化膜107，和在下层一侧硅氮化膜上边形成的含有氮、硅和氢的上层一侧硅氮化膜108的第2绝缘膜，其特征在于：上述下层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si，比在上述上层一侧的硅氮化膜中的氮(N)和硅(Si)之间的组成比N/Si更高。
-
公开(公告)号：CN1277460A
公开(公告)日：2000-12-20
申请号：CN00106967.5
申请日：2000-04-26
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L21/82
CPC classification number: H01L27/11526 , H01L27/105 , H01L27/11529 , H01L27/11543 , Y10S257/909
Abstract: 在同一衬底上边设置单元晶体管和外围晶体管的EEPROM中,即便各自栅极长度不同,也可以使后氧化量或退火的条件最佳化。例如,在用第1绝缘膜37覆盖栅极长度比外围CT的栅极电极41还短的单元晶体管ST一侧的状态下,在氧化气氛中进行退火。充分生长外围晶体管CT的源·漏扩散层42、43与栅极电极部分41重叠。在单元晶体管ST一侧抑制氧化的进行,使得抑制因后氧化而形成的鸟喙量的增加或因杂质的过度扩散所引起的短沟效应。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.018 seconds)
