-
公开(公告)号:CN101615631A
公开(公告)日:2009-12-30
申请号:CN200910149437.0
申请日:2009-06-22
Applicant: 松下电工株式会社
CPC classification number: H01L29/78624 , H01L27/1203 , H01L29/0649 , H01L29/0657 , H01L29/0696 , H01L29/7824 , H01L29/78603 , H01L2924/0002 , H01L2924/00
Abstract: 一种减少由于寄生电容引起的输出电容的半导体器件。多个通孔在半导体衬底位于漏极区(P型阱区之外的元件区域)之下的区域中形成。根据该配置,可以减少漏极区和半导体衬底的相对面积。因此,减少了漏极-衬底电容Cdsub,以及作为结果可以减少SOI LDMOSFET的输出电容Coss。
-
公开(公告)号:CN1220270C
公开(公告)日:2005-09-21
申请号:CN00137453.2
申请日:2000-12-22
Applicant: 松下电工株式会社
IPC: H01L29/772 , H01L21/336
CPC classification number: H01L29/7824 , H01L29/0878 , H01L29/66681 , H01L29/78624
Abstract: 本发明揭示一种半导体器件及其制造方法,包括在半导体基片上形成的半导体层,该半导体层具有在半导体层的一部分上形成的第1导电型漏区、在半导体层的一部分上离开漏区形成的第2导电型阱区、离开位于所述漏区侧的阱区的一端并在阱区上形成的第1导电型源区,以及形成在阱区的一端与漏区之间,分别连接阱区和漏区的第1导电型漂移区,并以栅极氧化膜为中介,在位于漂移区与所述源区之间的阱区形成栅极。
-
公开(公告)号:CN1301044A
公开(公告)日:2001-06-27
申请号:CN00137453.2
申请日:2000-12-22
Applicant: 松下电工株式会社
IPC: H01L29/772 , H01L21/336
CPC classification number: H01L29/7824 , H01L29/0878 , H01L29/66681 , H01L29/78624
Abstract: 本发明揭示一种半导体器件及其制造方法,包括在半导体基片上形成的半导体层,该半导体层具有在半导体层的一部分上形成的第1导电型漏区、在半导体层的一部分上离开漏区形成的第2导电型阱区、离开位于所述漏区侧的阱区的一端并在阱区上形成的第1导电型源区,以及形成在阱区的一端与漏区之间,分别连接阱区和漏区的第1导电型漂移区,并以栅极氧化膜为中介,在位于漂移区与所述源区之间的阱区形成栅极。
-
公开(公告)号:CN1156978C
公开(公告)日:2004-07-07
申请号:CN98102682.6
申请日:1998-06-30
Applicant: 松下电工株式会社
IPC: H03K17/687
CPC classification number: H01L29/7824 , H01L23/49562 , H01L23/49575 , H01L24/06 , H01L24/48 , H01L24/49 , H01L27/088 , H01L27/1203 , H01L29/0649 , H01L29/0653 , H01L29/0696 , H01L2224/05553 , H01L2224/05554 , H01L2224/05624 , H01L2224/32245 , H01L2224/48091 , H01L2224/48137 , H01L2224/48237 , H01L2224/48257 , H01L2224/49 , H01L2224/73265 , H01L2924/00014 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/12036 , H01L2924/12041 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/19043 , H01L2924/30105 , H01L2924/00 , H01L2224/45099
Abstract: 一种由一对LDMOSFET串联组成的固态继电器具有最小的输出电容。每一LDMOSFET都是SOI(绝缘体上硅)的结构,它由设在支撑板上的硅衬底、硅衬底上的埋入氧化层以及埋入氧化层上的硅层组成。在硅层全深度扩散的阱区有与埋入氧化层接触的底,使阱区只在邻近沟道的小区处与硅层形成P-N界面。由于缩小了P-N界面以及埋入氧化层与硅层相比表现出很低的电容,因而就有可能为降低非导通条件下继电器的输出电容而大量降低漏-源电容。
-
公开(公告)号:CN1222789A
公开(公告)日:1999-07-14
申请号:CN98102682.6
申请日:1998-06-30
Applicant: 松下电工株式会社
IPC: H03K17/687
CPC classification number: H01L29/7824 , H01L23/49562 , H01L23/49575 , H01L24/06 , H01L24/48 , H01L24/49 , H01L27/088 , H01L27/1203 , H01L29/0649 , H01L29/0653 , H01L29/0696 , H01L2224/05553 , H01L2224/05554 , H01L2224/05624 , H01L2224/32245 , H01L2224/48091 , H01L2224/48137 , H01L2224/48237 , H01L2224/48257 , H01L2224/49 , H01L2224/73265 , H01L2924/00014 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/12036 , H01L2924/12041 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/19043 , H01L2924/30105 , H01L2924/00 , H01L2224/45099
Abstract: 一种由一对LDMOSFET串联组成的固态继电器具有最小的输出电容。每一LDMOSFET都是SOI(绝缘体上硅)的结构,它由设在支撑板上的硅衬底、硅衬底上的埋入氧化层以及埋入氧化层上的硅层组成。在硅层全深度扩散的井区有与埋入氧化层接触的底,使井区只在邻近沟道的小区处与硅层形成P-N界面。由于缩小了P-N界面以及埋入氧化层与硅层相比表现出很低的电容,因而就有可能为降低非导通条件下继电器的输出电容而大量降低漏-源电容。
-
-
-
-