-
Patent Agency Ranking
公开(公告)号：CN1983442B
公开(公告)日：2010-12-01
申请号：CN200610162373.4
申请日：2006-12-14
Applicant: 松下电器产业株式会社
IPC: G11C8/10 , H01L29/41 , H01L29/423
Abstract: 本发明公开的译码器电路包括：用于提供第一电压的电源控制电路；串联连接在该电源控制电路和第一参考节点之间的第一晶体管和第二晶体管；以及连接在第二参考节点与位于所述第一晶体管和第二晶体管之间的连接节点之间的第三晶体管和第四晶体管。第一晶体管在其栅极接收第一信号，第二晶体管在其栅极接收与第一信号相对应的第二信号。第三晶体管在其栅极接收第三信号，第四晶体管在其栅极接收与第三信号相对应的第四信号。所述第一电压和第一参考节点之间的电位差小于第一参考节点和第二参考节点之间的电位差。
-
公开(公告)号：CN100356478C
公开(公告)日：2007-12-19
申请号：CN200410001442.4
申请日：2004-01-08
Applicant: 松下电器产业株式会社
IPC: G11C11/413
CPC classification number: G11C11/419
Abstract: 本发明涉及半导体存储器，提供了即使是存取晶体管和激励晶体管的栅极幅度相等的场合也稳定地动作的半导体存储装置。当在位线对31、32之间设置空位线33，将位线对31、32设定为电源电压，将空位线33设定为接地电压之后，对它们进行均衡。在以后的读出中，当激活字线30时，由于位线对31、32是已变成比电源电压低的中间电位的状态，因此存储晶体管11、21的电流驱动能力在外观上下降，存储单元10的静态噪声容限变大。
-
公开(公告)号：CN103502826A
公开(公告)日：2014-01-08
申请号：CN201280021157.1
申请日：2012-05-08
Applicant: 松下电器产业株式会社
CPC classification number: H03K3/0375 , G01R31/318541 , G11C29/1201 , G11C29/32 , G11C2029/3202
Abstract: 组合电路根据第1及第2输入信号来生成第1及第2内部信号。第1主锁存电路有选择地取入扫描输入信号及第1内部信号并加以保持，基于取入并保持的信号来生成第1输出信号及第1中间信号。第1从锁存电路有选择地取入第1中间信号及第2内部信号并加以保持，基于取入并保持的信号来生成第2输出信号及扫描输出信号。减低采用了扫描路径试验方式的半导体集成电路所具备的输入电路的电路规模及耗电。
-
公开(公告)号：CN1983442A
公开(公告)日：2007-06-20
申请号：CN200610162373.4
申请日：2006-12-14
Applicant: 松下电器产业株式会社
IPC: G11C8/10 , H01L29/41 , H01L29/423
Abstract: 本发明公开的译码器电路包括：用于提供第一电压的电源控制电路；串联连接在该电源控制电路和第一参考节点之间的第一晶体管和第二晶体管；以及连接在第二参考节点与位于所述第一晶体管和第二晶体管之间的连接节点之间的第三晶体管和第四晶体管。第一晶体管在其栅极接收第一信号，第二晶体管在其栅极接收与第一信号相对应的第二信号。第三晶体管在其栅极接收第三信号，第四晶体管在其栅极接收与第三信号相对应的第四信号。所述第一电压和第一参考节点之间的电位差小于第一参考节点和第二参考节点之间的电位差。
-
公开(公告)号：CN1519861A
公开(公告)日：2004-08-11
申请号：CN200410001442.4
申请日：2004-01-08
Applicant: 松下电器产业株式会社
IPC: G11C11/413
CPC classification number: G11C11/419
Abstract: 本发明涉及半导体存储器，提供了即使是存取晶体管和激励晶体管的栅极幅度相等的场合也稳定地动作的半导体存储装置。当在位线对31、32之间设置空位线33，将位线对31、32设定为电源电压，将空位线33设定为接地电压之后，对它们进行均衡。在以后的读出中，当激活字线30时，由于位线对31、32是已变成比电源电压低的中间电位的状态，因此存储晶体管11、21的电流驱动能力在外观上下降，存储单元10的静态噪声容限变大。
-
-
-
-
Search Results
5
records
(took 0.028 seconds)
