-
公开(公告)号:CN1208232A
公开(公告)日:1999-02-17
申请号:CN98117467.1
申请日:1998-08-06
Applicant: 日本电气株式会社
IPC: G11C11/34
CPC classification number: G11C7/065 , G11C7/18 , G11C11/4091 , G11C11/4097
Abstract: 一种半导体动态随机读取存储装置具有平行排列的第一开路位线(BL0-BL3)和分别与第一开路位线相配的第二开路位线(CBL0-CBL3)以便形成位线对和一个在位线对之间共用的读出放大器(SA11),以便增加表示从位线对顺序提供的数据位的电位差的大小,当完成读出放大时表示数据位的高或低电平都被提供给所选择的位线对的两个第一和第二位线,从而均衡相邻开路位线上的电感应。
-
公开(公告)号:CN1153387A
公开(公告)日:1997-07-02
申请号:CN95118686.8
申请日:1995-09-30
Applicant: 日本电气株式会社
IPC: G11C11/40 , G11C29/00 , H01L21/82 , H01L21/66 , H01L27/108
CPC classification number: G11C29/835 , G11C8/10 , G11C8/12 , G11C8/14 , G11C11/408 , G11C11/4087
Abstract: 半导体存储器装置中包括:多条子字线(SWL1、SWL2…),每一个都与子字线相连的多个子字解码器(SWD1、SWD2…),每一对都与若干个子字解码器相连接的多对主字线(MWLT、MWLF),以及每一个都与这些主字线对之一相连的多个主字解码器(MWD′1)。在选择模式中,主字线解码器的第一个使得主字线对的不同的对之间的电压彼此不同,而在非选择模式中,使得主字线对的不同的对上的电压彼此相同。
-
公开(公告)号:CN1559090A
公开(公告)日:2004-12-29
申请号:CN02818779.2
申请日:2002-09-24
Applicant: 独立行政法人科学技术振兴机构 , 独立行政法人理化学研究所 , 日本电气株式会社
CPC classification number: G11C13/0011 , G11C13/0069 , G11C2013/009 , G11C2213/15 , G11C2213/72 , G11C2213/77 , G11C2213/79 , H01L27/2409 , H01L27/2436 , H01L45/085 , H01L45/1206 , H01L45/1233 , H01L45/142 , H01L45/16 , H01L45/1633
Abstract: 本发明涉及一种使用用于选择存储单元的晶体管和固体电解质的开关。存储单元中,在形成于半导体基片表面的场效应晶体管的漏扩散层上层叠金属。在金属上层叠金属为载流子的固体电解质。固体电解质与金属隔着空隙连接,金属连接至共同接地线,场效应晶体管的源极连接至列地址线,场效应晶体管的栅极连接至行地址线。
-
公开(公告)号:CN1227952A
公开(公告)日:1999-09-08
申请号:CN99103056.7
申请日:1999-02-10
Applicant: 日本电气株式会社
Inventor: 杉林直彦
IPC: G11C11/40
CPC classification number: G11C29/808
Abstract: 半导体存贮装置中包括多条总线,多个正常存贮单元阵列,多个放大自正常存贮单元阵列读取的数据的正常数据放大器,多个冗余存贮单元阵列,和多个放大自冗余存储单元阵列读取的数据的冗余数据放大器(10-0,10-1,…),多个第一总线选择器(12-0,12-l,…)连接到正常数据放大器和总线,从而有选择地将正常数据放大器连接到总线。另外多个第二总线选择器(11’-0,11’-1)连接到冗余数据放大器和总线,从而有选择地将冗余数据放大器连接到总线。
-
公开(公告)号:CN1195866A
公开(公告)日:1998-10-14
申请号:CN98100465.2
申请日:1998-02-27
Applicant: 日本电气株式会社
Inventor: 杉林直彦
CPC classification number: G11C29/88
Abstract: 本发明公开了一种半导体存储器件,其中减少了由于存在缺陷位线所致的存储区域。在双字线系统的DRAM中,当在某个块中存在缺陷字线103时,仅有缺陷位线103所属的块的右或左部分中的存储区域104无效,另一侧上的区域有效。在这种情况中,借助地址转换电路,通过转换行地址的最高位和列地址的最高位,构成有效存储区组。
-
公开(公告)号:CN1672213A
公开(公告)日:2005-09-21
申请号:CN03817795.1
申请日:2003-07-28
Applicant: 日本电气株式会社
CPC classification number: G11C11/16
Abstract: 一种磁随机存取存储器,其具备磁性材料结构体,该磁性材料结构体与设置在多条第1信号线和具有与第1信号线的方向垂直的方向的多条第2信号线之间的每个交点上的存储单元相对应。每个存储单元具有包括由第1阈值函数以上的外加磁场使自发磁化的方向反向的自发磁化层的磁阻元件。在每个磁性材料结构体中,由第2阈值函数以上的外加磁场生成的磁场比由未达到第2阈值的外加磁场生成的磁场强。在将由被选择的第1和第2信号线生成的第1合成磁场外加在磁性材料结构体上的磁随机存取存储器中,按照对选择存储单元变为第1阈值函数以上的强度,在非选择存储单元上变为未达到第1阈值函数的强度的方式生成第1合成磁场和磁性材料结构体磁场之间的第2合成磁场的元件外加磁场。
-
公开(公告)号:CN1256496A
公开(公告)日:2000-06-14
申请号:CN99125405.8
申请日:1999-12-06
Applicant: 日本电气株式会社
Inventor: 杉林直彦
IPC: G11C11/34 , H01L27/108
CPC classification number: G06F12/0893 , G06F15/7846
Abstract: 一种半导体器件,包括MPU(微处理器)部分(40)、DRAM部分(70)、多个地址寄存器(75)和多个地址延迟补偿单元(77)。MPU部分(40)输出时钟信号(52)和地址信号(55)。DRAM部分(70)输入时钟信号(52)和地址信号(55)。根据时钟信号(52),各地址寄存器(75)锁存地址信号(55)。在多个地址寄存器(75)的前级配置地址延迟补偿单元(77),补偿地址信号传送延迟时间,使地址信号传送延迟时间在预定范围内。
-
公开(公告)号:CN1224218A
公开(公告)日:1999-07-28
申请号:CN99100193.1
申请日:1999-01-18
Applicant: 日本电气株式会社
Inventor: 杉林直彦
IPC: G11C11/40
Abstract: 一种半导体存储器件,具有选择读出放大器列的较少逻辑门。读出放大器列(102—0至102—2)根据块地址值被选择。对应两个低位地址值X5至X0中的格雷码选择读出放大器列的顺序。X1可被作为预解码信号C1而被提供到读出放大器选择电路中的与非门110—0。X0可被作为预解码信号C2而被提供到读出放大器选择电路中的与非门110—1。使用预解码值X0及X1而不使用被解码值,可减少选择读出放大器列所需的逻辑。
-
公开(公告)号:CN100447893C
公开(公告)日:2008-12-31
申请号:CN03817795.1
申请日:2003-07-28
Applicant: 日本电气株式会社
CPC classification number: G11C11/16
Abstract: 一种磁随机存取存储器,其具备磁性材料结构体,该磁性材料结构体与设置在多条第1信号线和具有与第1信号线的方向垂直的方向的多条第2信号线之间的每个交点上的存储单元相对应。每个存储单元具有包括由第1阈值函数以上的外加磁场使自发磁化的方向反向的自发磁化层的磁阻元件。在每个磁性材料结构体中,由第2阈值函数以上的外加磁场生成的磁场比由未达到第2阈值的外加磁场生成的磁场强。在将由被选择的第1和第2信号线生成的第1合成磁场外加在磁性材料结构体上的磁随机存取存储器中,按照对选择存储单元变为第1阈值函数以上的强度,在非选择存储单元上变为未达到第1阈值函数的强度的方式生成第1合成磁场和磁性材料结构体磁场之间的第2合成磁场的元件外加磁场。
-
公开(公告)号:CN1135559C
公开(公告)日:2004-01-21
申请号:CN99100841.3
申请日:1999-02-25
Applicant: 日本电气株式会社
Inventor: 杉林直彦
IPC: G11C11/00
CPC classification number: G11C29/842
Abstract: 一个半导体存储器件包括一个常规单元阵列和一个冗余单元阵列。当一个常规单元阵列将要被选中的冗余单元阵列取代时,一个第一电路向一个冗余块选择电路输出一个单触发信号。冗余块选择电路在不等待一个冗余单元解码器解码结果的情况下激活一个冗余预充电停止信号。冗余单元解码器的结果显示出冗余单元阵列被选中或者未被选中。提高对半导体存储器件访问的总体速度。
-
-
-
-
-
-
-
-
-