高压信号产生电路、防信息泄密的编程系统及方法

    公开(公告)号:CN115577668A

    公开(公告)日:2023-01-06

    申请号:CN202110762993.6

    申请日:2021-07-06

    Abstract: 本发明提供一种高压信号产生电路、防信息泄密的编程系统及方法,包括:高压信号产生模块,产生高压信号,并输出高压信号的值与预设值的比较结果;控制模块,基于比较结果产生反馈控制信号;反馈电流产生模块,基于反馈控制信号及输入数据产生相应的反馈电流;电流反馈模块,基于控制信号将反馈电流反馈至高压信号的输出端。本发明应用于非易失存储器中,不需要增加额外的时序要求,非易失存储器操作时序清晰明了,兼容性好;仅仅增加了规模较小的逻辑电路,不需要增加额外算法电路对输入数据进行处理,降低了芯片设计的复杂度,优化了芯片面积,进一步降低了产品的研发成本。

    偏置电流产生电路及闪存

    公开(公告)号:CN113568460A

    公开(公告)日:2021-10-29

    申请号:CN202010353377.0

    申请日:2020-04-29

    Inventor: 李有慧 朱丽娟

    Abstract: 本发明涉及一种偏置电流产生电路及闪存。所述电路包括用于提供产生偏置电流所需电压的电压源;根据控制信号控制开关电路导通和关断的开关电路;用于在开关电路导通时产生偏置电流的电流产生电路,电流产生电路包括第一MOS管和第二MOS管,二极管接法的第一MOS管的输入端与开关电路的输出端连接,第一MOS管的输出端与二极管接法的第二MOS管的输入端连接,第二MOS管的输出端接地。在开关电路导通时,电压源通过开关电路向电流产生电路中的第一MOS管和第二MOS管提供产生偏置电流的电压,进而产生偏置电流,该偏置电流产生电路不需要启动电路就可进入正常电流工作状态,从而产生需要的偏置电流,建立偏置电流的时间较短。

    芯片测试系统和芯片测试方法
    3.
    发明公开

    公开(公告)号:CN115993517A

    公开(公告)日:2023-04-21

    申请号:CN202111213894.9

    申请日:2021-10-19

    Abstract: 本发明涉及一种芯片测试系统和芯片测试方法,通过对待测芯片分为时序单元和非时序单元,并针对同一类型单元中同一属性的端并联后连接在测试向量输出模块上相应属性的输出端,以便配置待测芯片中非时序单元的组合逻辑功能和或时序单元的时序逻辑功能的全功能测试所需的测试向量。测试时,利用控制器的控制功能,控制测试向量输出模块按照预设规则输出测试向量,并根据选择输出电路的输入端所接的、当前测试向量作用的单个被测单元的输出路数,控制选择输出单元输出当前测试向量作用的单个被测单元的功能测试结果,通过控制器控制测试向量输出模块输出的测试向量,实现芯片中每个被测单元的全部功能测试,整个过程全自动化作业,效率高,可靠性高。

    项目批量添加标识信息方法和装置、终端

    公开(公告)号:CN115687338A

    公开(公告)日:2023-02-03

    申请号:CN202110845620.5

    申请日:2021-07-26

    Abstract: 本发明公开了一种项目批量添加标识信息方法和装置、终端,其中方法包括:获取目标文件中所有待添加标识信息的项目名称,得到项目名称列表;基于项目名称列表创建所有项目的工作目录;基于目标文件中项目的标识信息构建所有项目的命令参数配置文件;基于项目的命令参数配置文件生成每个项目的运行命令脚本;执行所有项目的运行命令脚本;将所有添加标识信息后的生产数据文件的名称修改为对应原始生产数据文件的名称。本发明提高了知识产权的设计模块和/或标准单元库的标识信息的添加效率,减少标识信息的错误录入,提高对大批量的知识产权的设计模块和/或标准单元库的更新效率。

    MTP器件控制电路及控制方法
    5.
    发明公开

    公开(公告)号:CN117434992A

    公开(公告)日:2024-01-23

    申请号:CN202210854103.9

    申请日:2022-07-13

    Abstract: 本发明提供了一种MTP器件控制电路及控制方法,通过将电源电压与一设定电压比较,在小于设定电压时,使得电源电压作为读取电压,即提高了读取电压的值,从而可以提高MTP器件的读取速度;同时,由于提高了在电源电压较小时的读取速度,相应的,也便减小了MTP器件的读取速度在较高电源电压和较低电源电压时的读取速度的差异。此外,通过将电源电压与一设定电压比较,在小于设定电压时,使得大于或等于所述电源电压的第二电压作为选通电压,即提高了选通电压的值,由此便可以提高选通开关的导通电流,从而也可以提高在电源电压较小时的读取速度,相应的,也便减小了MTP器件的读取速度在较高电源电压和较低电源电压时的读取速度的差异。

    偏置电流产生电路及闪存

    公开(公告)号:CN113568460B

    公开(公告)日:2022-11-18

    申请号:CN202010353377.0

    申请日:2020-04-29

    Inventor: 李有慧 朱丽娟

    Abstract: 本发明涉及一种偏置电流产生电路及闪存。所述电路包括用于提供产生偏置电流所需电压的电压源;根据控制信号控制开关电路导通和关断的开关电路;用于在开关电路导通时产生偏置电流的电流产生电路,电流产生电路包括第一MOS管和第二MOS管,二极管接法的第一MOS管的输入端与开关电路的输出端连接,第一MOS管的输出端与二极管接法的第二MOS管的输入端连接,第二MOS管的输出端接地。在开关电路导通时,电压源通过开关电路向电流产生电路中的第一MOS管和第二MOS管提供产生偏置电流的电压,进而产生偏置电流,该偏置电流产生电路不需要启动电路就可进入正常电流工作状态,从而产生需要的偏置电流,建立偏置电流的时间较短。

    集成电路标准单元拼接验证方法、计算机设备及存储介质

    公开(公告)号:CN119378481A

    公开(公告)日:2025-01-28

    申请号:CN202310928153.1

    申请日:2023-07-26

    Abstract: 本发明涉及一种集成电路标准单元拼接验证方法、计算机设备及存储介质,所述方法包括:步骤A,获取单元版图集合;步骤B,将单元版图集合中的每个单元版图各作为一拼接单元、其中一单元版图作为待测单元拼接成一行,使该行涵盖待测单元全部的拼接边与各拼接单元全部的拼接边的一对一拼接组合;步骤C,从单元版图集合中去除作为待测单元的单元版图,然后返回执行步骤B,直至当前的单元版图集合中剩余的单元版图数量降为0;步骤D,对位于同一版图视窗中的各行进行设计规则检查。本发明将完成拼接的待测单元逐个从单元版图集合中剔除,在保证全面覆盖的同时减少重复拼接,能够精简验证所花费的时间。

    Complier单元版图端口信息的检查方法、计算机设备及存储介质

    公开(公告)号:CN119378480A

    公开(公告)日:2025-01-28

    申请号:CN202310921814.8

    申请日:2023-07-25

    Abstract: 本发明涉及一种Complier单元版图端口信息的检查方法、计算机设备及存储介质,所述方法包括:获取待检查的单元版图顶层;对端口信息中所有无后缀的引脚标签,添加第一编号信息作为后缀;响应于单元版图顶层中不存在第一布线边界,输出提示信息;响应于层次类型为矩形且是引脚金属层次、坐标不位于第一布线边界内,输出提示信息;响应于引脚标签的坐标不位于引脚金属层次的坐标范围内,输出提示信息;响应于引脚标签的编号信息与其层次信息不对应,输出提示信息;响应于引脚标签的边缘不与第一布线边界的边缘重合,输出提示信息。本发明利用计算机程序对Complier单元版图端口信息进行自动检查,能够大大提高单元版图的检查效率。

    静电放电保护器件
    9.
    发明公开

    公开(公告)号:CN117954441A

    公开(公告)日:2024-04-30

    申请号:CN202211348176.7

    申请日:2022-10-31

    Abstract: 本发明提供一种静电放电保护器件。所述静电放电保护器件包括基底和位于基底上的栅极结构,基底中形成有相连接的第一阱区和第二阱区,第一阱区具有第一导电类型,第二阱区具有第二导电类型,栅极结构从第一阱区的部分基底上方跨越到第二阱区的部分基底上方,第一阱区的基底顶部形成有位于栅极结构一侧的第一掺杂区和第二掺杂区,第一掺杂区具有第一导电类型,第二掺杂区具有第二导电类型,第二阱区的基底顶部形成有位于栅极结构另一侧的第三掺杂区和第四掺杂区,第三掺杂区具有第一导电类型,第四掺杂区具有第二导电类型。如此静电放电保护器件内可以形成用于泄放静电的第一寄生三极管和第二寄生三极管,有利于提升电路的静电泄放能力。

Patent Agency Ranking