公开(公告)号：CN114613680B

公开(公告)日：2025-01-28

申请号：CN202210369030.4

申请日：2022-04-08

Applicant: 捷捷微电(南通)科技有限公司

Inventor： 汪国军 ,  王成森 ,  刘启星 ,  徐雷军 ,  王友伟 ,  王维

IPC: H10D30/01 ,  H10D30/66

Abstract: 本申请提供了一种屏蔽栅沟槽器件制作方法，涉及半导体技术领域。首先提供带有沟槽的外延层，然后基于外延层与沟槽的表面先后生长场氧化层与多晶，其中，多晶位于沟槽内与外延层的表面，再沿多晶的表面离子注入氧气，以使外延层的表层、与外延层的表层接触的多晶氧化，并形成隔离层，再利用湿法腐蚀工艺先后去除位于隔离层表面的多晶、隔离层，以形成带多晶的外延结构，最后利用所述外延结构制作屏蔽栅沟槽器件。本申请提供的屏蔽栅沟槽器件制作方法具有成本低且提升了产能的优点。

公开(公告)号：CN114927575A

公开(公告)日：2022-08-19

申请号：CN202210617488.7

申请日：2022-06-01

Applicant: 捷捷微电(南通)科技有限公司

Inventor： 王维 ,  徐雷军 ,  王友伟 ,  龚飞

IPC: H01L29/78 ,  H01L21/336

Abstract: 本申请提供了一种屏蔽栅器件结构及其制作方法，涉及半导体技术领域。该屏蔽栅器件结构包括第一掺杂类型的衬底，位于衬底一侧且为第一掺杂类型的外延层，位于外延层内的沟槽，位于沟槽内壁的第一介电层，位于沟槽内的栅电极与屏蔽电极，其中，屏蔽电极位于栅电极之下，位于屏蔽电极与第一介电层之间的第二介电层，以及位于栅电极与屏蔽电极之间的电介质层。本申请提供的屏蔽栅器件结构及其制作方法具有工艺更加简单、降低了生产成本的优点。

公开(公告)号：CN114975123A

公开(公告)日：2022-08-30

申请号：CN202210552715.2

申请日：2022-05-19

Applicant: 捷捷微电(南通)科技有限公司

Inventor： 方合 ,  徐雷军 ,  王友伟 ,  王维

IPC: H01L21/336 ,  H01L29/78

Abstract: 本申请提供一种Trench MOS结构及其制作方法，首先对外延层进行Body注入形成注入区并进行退火处理，再在注入区进行源极离子注入及退火处理形成源极。之后再对外延层进行刻蚀形成沟槽，于沟槽内生长形成栅氧化层，并在沟槽内填充多晶硅。本方案中，在制作中先进行Body注入和源极离子注入并退火，再进行沟槽制作和多晶硅填充，如此，可有效避免Body注入和源极离子注入后退火的高温对多晶硅产生影响，进而影响器件性能。

公开(公告)号：CN114843177A

公开(公告)日：2022-08-02

申请号：CN202210394894.1

申请日：2022-04-14

Applicant: 捷捷微电(南通)科技有限公司

Inventor： 王友伟 ,  徐雷军 ,  王维 ,  龚飞

IPC: H01L21/28 ,  H01L29/47

Abstract: 本申请提供了一种沟槽肖特基结构制作方法，涉及半导体工艺技术领域。首先利用图像化光刻板层在外延层上刻蚀沟槽，再基于沟槽的内壁生长介质层，然后沿外延层的表面沉积多晶硅，其中，多晶硅位于外延层的表面与沟槽内，再将位于外延层表面的多晶硅氧化，以形成氧化层，然后基于氧化层刻蚀接触孔，并露出沟槽，最后基于接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构。本申请提供的沟槽肖特基结构制作方法具有制作了工艺、节省了制作成本的优点。

公开(公告)号：CN114613680A

公开(公告)日：2022-06-10

申请号：CN202210369030.4

申请日：2022-04-08

Applicant: 捷捷微电(南通)科技有限公司

Inventor： 汪国军 ,  王成森 ,  刘启星 ,  徐雷军 ,  王友伟 ,  王维

IPC: H01L21/336 ,  H01L29/78

Abstract: 本申请提供了一种屏蔽栅沟槽器件制作方法，涉及半导体技术领域。首先提供带有沟槽的外延层，然后基于外延层与沟槽的表面先后生长场氧化层与多晶，其中，多晶位于沟槽内与外延层的表面，再沿多晶的表面离子注入氧气，以使外延层的表层、与外延层的表层接触的多晶氧化，并形成隔离层，再利用湿法腐蚀工艺先后去除位于隔离层表面的多晶、隔离层，以形成带多晶的外延结构，最后利用所述外延结构制作屏蔽栅沟槽器件。本申请提供的屏蔽栅沟槽器件制作方法具有成本低且提升了产能的优点。

公开(公告)号：CN114975123B

公开(公告)日：2025-03-21

申请号：CN202210552715.2

申请日：2022-05-19

Applicant: 捷捷微电(南通)科技有限公司

Inventor： 方合 ,  徐雷军 ,  王友伟 ,  王维

IPC: H10D30/01 ,  H10D30/66

Abstract: 本申请提供一种Trench MOS结构及其制作方法，首先对外延层进行Body注入形成注入区并进行退火处理，再在注入区进行源极离子注入及退火处理形成源极。之后再对外延层进行刻蚀形成沟槽，于沟槽内生长形成栅氧化层，并在沟槽内填充多晶硅。本方案中，在制作中先进行Body注入和源极离子注入并退火，再进行沟槽制作和多晶硅填充，如此，可有效避免Body注入和源极离子注入后退火的高温对多晶硅产生影响，进而影响器件性能。