公开(公告)号：CN114613680B

公开(公告)日：2025-01-28

申请号：CN202210369030.4

申请日：2022-04-08

Applicant: 捷捷微电(南通)科技有限公司

Inventor： 汪国军 ,  王成森 ,  刘启星 ,  徐雷军 ,  王友伟 ,  王维

IPC: H10D30/01 ,  H10D30/66

Abstract: 本申请提供了一种屏蔽栅沟槽器件制作方法，涉及半导体技术领域。首先提供带有沟槽的外延层，然后基于外延层与沟槽的表面先后生长场氧化层与多晶，其中，多晶位于沟槽内与外延层的表面，再沿多晶的表面离子注入氧气，以使外延层的表层、与外延层的表层接触的多晶氧化，并形成隔离层，再利用湿法腐蚀工艺先后去除位于隔离层表面的多晶、隔离层，以形成带多晶的外延结构，最后利用所述外延结构制作屏蔽栅沟槽器件。本申请提供的屏蔽栅沟槽器件制作方法具有成本低且提升了产能的优点。

公开(公告)号：CN116564806A

公开(公告)日：2023-08-08

申请号：CN202310821468.6

申请日：2023-07-06

Applicant: 捷捷微电(南通)科技有限公司

Inventor： 王友伟 ,  徐雷军 ,  王成森 ,  刘启星

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明的实施例提供了一种增加沟槽底部氧化层厚度的方法，涉及半导体技术领域。增加沟槽底部氧化层厚度的方法包括：S1：在硅片上刻蚀出硅沟槽；S2：在硅片上以及硅沟槽内生长缓冲氧化层；S3：在缓冲氧化层上生长第一多晶硅淀积层、并掺杂；S4：刻蚀缓冲氧化层上的第一多晶硅淀积层；S5：在第一多晶硅淀积层上生长低温氧化层。增加沟槽底部氧化层厚度的方法利用掺杂多晶硅氧化速度比单晶硅氧化速度快的特性，在硅沟槽的底部保留适量的掺杂多晶硅，再经过氧化后硅沟槽底部形成的低温氧化层会明显比硅沟槽侧壁的低温氧化层厚，可以有效提高硅沟槽底部的低温氧化层的厚度，提高沟槽产品底部氧化层的厚度和质量。

公开(公告)号：CN114613680A

公开(公告)日：2022-06-10

申请号：CN202210369030.4

申请日：2022-04-08

Applicant: 捷捷微电(南通)科技有限公司

Inventor： 汪国军 ,  王成森 ,  刘启星 ,  徐雷军 ,  王友伟 ,  王维

IPC: H01L21/336 ,  H01L29/78

Abstract: 本申请提供了一种屏蔽栅沟槽器件制作方法，涉及半导体技术领域。首先提供带有沟槽的外延层，然后基于外延层与沟槽的表面先后生长场氧化层与多晶，其中，多晶位于沟槽内与外延层的表面，再沿多晶的表面离子注入氧气，以使外延层的表层、与外延层的表层接触的多晶氧化，并形成隔离层，再利用湿法腐蚀工艺先后去除位于隔离层表面的多晶、隔离层，以形成带多晶的外延结构，最后利用所述外延结构制作屏蔽栅沟槽器件。本申请提供的屏蔽栅沟槽器件制作方法具有成本低且提升了产能的优点。