公开(公告)号：CN1259730C

公开(公告)日：2006-06-14

申请号：CN03154352.9

申请日：2003-08-21

Applicant: 富士通株式会社

Inventor： 有吉润一 ,  鸟井智史

IPC: H01L29/78 ,  H01L27/105 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L27/11526 ,  H01L21/76897 ,  H01L27/105 ,  H01L27/11546 ,  H01L29/665 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在上面形成了栅电极和LDD层的半导体基片上，形成作为硅化物区的SiN膜。在SiN膜上设置与LDD层相联的开口。通过该开口将杂质引入到LDD层从而形成源/漏层，并对其表面进行硅化处理而形成硅化物膜。接着形成SiO2夹层绝缘膜，并在对SiO2的蚀刻速度高于对SiN的蚀刻速度的条件下对该膜进行蚀刻，从而形成由夹层绝缘膜的上表面经过开口到达LDD层的接触孔。

公开(公告)号：CN101097918A

公开(公告)日：2008-01-02

申请号：CN200610162404.6

申请日：2006-11-22

Applicant: 富士通株式会社

Inventor： 江间泰示 ,  浅野正义 ,  姊崎彻 ,  有吉润一

IPC: H01L27/04 ,  H01L27/092 ,  H01L21/822 ,  H01L21/8238

CPC classification number: H01L21/823892 ,  H01L27/0921 ,  H01L27/11803

Abstract: 根据本发明提供了一种半导体器件，包括：p型硅衬底；形成在该硅衬底中的浅n阱；形成在该硅衬底中的浅n阱旁边的浅p阱；以及形成在该硅衬底中的浅p阱旁边的深n阱，并且该深n阱比该浅p阱深。此外，在该硅衬底中的浅p阱和深n阱之间形成有深p阱，该深p阱比该浅p阱深。

公开(公告)号：CN1487596A

公开(公告)日：2004-04-07

申请号：CN03154352.9

申请日：2003-08-21

Applicant: 富士通株式会社

Inventor： 有吉润一 ,  鸟井智史

IPC: H01L29/78 ,  H01L27/105 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L27/11526 ,  H01L21/76897 ,  H01L27/105 ,  H01L27/11546 ,  H01L29/665 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在上面形成了栅电极和LDD层的半导体基片上，形成作为硅化物区的SiN膜。在SiN膜上设置与LDD层相联的开口。通过该开口将杂质引入到LDD层从而形成源/漏层，并对其表面进行硅化处理而形成硅化物膜。接着形成SiO2夹层绝缘膜，并在对SiO2的蚀刻速度高于对SiN的蚀刻速度的条件下对该膜进行蚀刻，从而形成由夹层绝缘膜的上表面经过开口到达LDD层的接触孔。