公开(公告)号：CN100407334C

公开(公告)日：2008-07-30

申请号：CN03178414.3

申请日：2003-07-16

Applicant: 富士通株式会社

Inventor： 鸟井智史

IPC: G11C16/02

CPC classification number: G11C16/3445 ,  G11C16/3436 ,  G11C16/3459

Abstract: 第一判断处理，其在第一判断条件下判断从该存储单元读出的数据是否合格/不合格，然后把一个信号施加到被判断为不合格的存储单元，以改变存储在该存储单元中的电荷量；以及第二判断处理，其在比第一判断条件更松的第二判断条件下判断从该存储单元读出的数据是否合格/不合格；以及当在第二判断处理中判断该数据不合格时，从第一判断处理重复执行该处理。

公开(公告)号：CN1259730C

公开(公告)日：2006-06-14

申请号：CN03154352.9

申请日：2003-08-21

Applicant: 富士通株式会社

Inventor： 有吉润一 ,  鸟井智史

IPC: H01L29/78 ,  H01L27/105 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L27/11526 ,  H01L21/76897 ,  H01L27/105 ,  H01L27/11546 ,  H01L29/665 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在上面形成了栅电极和LDD层的半导体基片上，形成作为硅化物区的SiN膜。在SiN膜上设置与LDD层相联的开口。通过该开口将杂质引入到LDD层从而形成源/漏层，并对其表面进行硅化处理而形成硅化物膜。接着形成SiO2夹层绝缘膜，并在对SiO2的蚀刻速度高于对SiN的蚀刻速度的条件下对该膜进行蚀刻，从而形成由夹层绝缘膜的上表面经过开口到达LDD层的接触孔。

公开(公告)号：CN1477644A

公开(公告)日：2004-02-25

申请号：CN03178414.3

申请日：2003-07-16

Applicant: 富士通株式会社

Inventor： 鸟井智史

IPC: G11C16/02

CPC classification number: G11C16/3445 ,  G11C16/3436 ,  G11C16/3459

Abstract: 第一判断处理，其在第一判断条件下判断从该存储单元读出的数据是否合格/不合格，然后把一个信号施加到被判断为不合格的存储单元，以改变存储在该存储单元中的电荷量；以及第二判断处理，其在比第一判断条件更松的第二判断条件下判断从该存储单元读出的数据是否合格/不合格；以及当在第二判断处理中判断该数据不合格时，从第一判断处理重复执行该处理。

公开(公告)号：CN1487596A

公开(公告)日：2004-04-07

申请号：CN03154352.9

申请日：2003-08-21

Applicant: 富士通株式会社

Inventor： 有吉润一 ,  鸟井智史

IPC: H01L29/78 ,  H01L27/105 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L27/11526 ,  H01L21/76897 ,  H01L27/105 ,  H01L27/11546 ,  H01L29/665 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在上面形成了栅电极和LDD层的半导体基片上，形成作为硅化物区的SiN膜。在SiN膜上设置与LDD层相联的开口。通过该开口将杂质引入到LDD层从而形成源/漏层，并对其表面进行硅化处理而形成硅化物膜。接着形成SiO2夹层绝缘膜，并在对SiO2的蚀刻速度高于对SiN的蚀刻速度的条件下对该膜进行蚀刻，从而形成由夹层绝缘膜的上表面经过开口到达LDD层的接触孔。