公开(公告)号：CN101207108A

公开(公告)日：2008-06-25

申请号：CN200710167851.5

申请日：2007-10-26

Applicant: 富士通株式会社

Inventor： 渡边健一 ,  中村友二 ,  大冢敏志

IPC: H01L23/522

CPC classification number: H01L23/481 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种具有多层互连结构的半导体器件，多层互连结构至少包括第一互连层和该第一互连层上的第二互连层，第一互连层包括嵌入在第一层间绝缘膜中并构成互连图案的一部分的第一导体图案以及嵌入在第一层间绝缘膜中的第二导体图案，第二互连层包括嵌入在第二层间绝缘膜中并构成所述互连图案的一部分的第三导体图案，第三导体图案具有在与第三导体图案相同的层中延伸的延伸部，第三导体图案通过第一通路塞在延伸部的第一区域与第一导体图案电连接，延伸部通过比第一通路塞的直径小的第二通路塞在相对于第一区域更远或更近第三导体图案的第二区域与第二导体图案接触，该第三导体图案的延伸部、该第一通路塞和第二通路塞与第二层间绝缘膜构成双镶嵌结构。