半导体结构、制备方法和栅极异质结上分压标定测算方法

    公开(公告)号:CN118039690A

    公开(公告)日:2024-05-14

    申请号:CN202410430808.7

    申请日:2024-04-11

    Applicant: 安徽大学

    Abstract: 本发明提供半导体结构、制备方法和栅极异质结上分压标定测算方法,在同一异质结上制备了物理化学性能稳定的肖特基型p‑GaN HEMTs器件和欧姆型p‑GaN HEMTs器件,实现了集成化设计,提高了后续性能测试以及标定测算的可操作性和效率。在具体测试过程中,测试两种器件的正向栅极电压电流(I‑V)特性,基于欧姆型p‑GaN HEMTs栅极的单PIN结I‑V特性,得出等量栅极电流下肖特基型p‑GaN HEMTs栅极异质结中PIN结的电压,随后根据双结串联分压特性得到MS结电压,实现对于p‑GaN HEMTs器件栅极异质结内部双结分压的标定计算。

    混合栅极高电子迁移率晶体管、制备方法与其测试方法

    公开(公告)号:CN120035171A

    公开(公告)日:2025-05-23

    申请号:CN202510510664.0

    申请日:2025-04-23

    Applicant: 安徽大学

    Abstract: 本发明公开了一种混合栅极高电子迁移率晶体管、制备方法与其测试方法。所述晶体管可配置为耗尽模式或增强模式,栅极结构由不同比例的p‑GaN半导体层组成。制备过程中采用电感耦合等离子体反应离子蚀刻技术,保护栅极结构并减少缺陷。器件工作时,通过向栅极施加驱动电压,在源极和漏极偏压下调控p‑GaN/AlGaN/GaN异质结内建电场,耗尽栅极下方的二维电子气,且耗尽程度随p‑GaN比例变化。施加正偏压可恢复二维电子气。整个制备工艺严格遵循标准氮化镓技术流程,无需额外修改。该设计可有效降低栅极漏电,提供稳定且可调的阈值电压,并通过调节p‑GaN比例实现器件常开与常关状态的灵活调控。

    一种GaN晶体管结构及其制备方法
    4.
    发明公开

    公开(公告)号:CN119133220A

    公开(公告)日:2024-12-13

    申请号:CN202411586220.7

    申请日:2024-11-08

    Applicant: 安徽大学

    Abstract: 本发明公开了一种GaN晶体管结构及其制备方法,其中,GaN晶体管内的栅极呈闭合框架结构,且栅极包围源极,能够彻底隔离漏极与源极,优化栅极与沟道之间的电场分布,显著提升晶体管的正向偏置栅极电压,并有效扼制了漏电通道的形成,大幅降低了漏电流,增强了器件在电路中的稳定性和可靠性。此外,采用上述结构的栅极还能优化栅极周围的电场分布,减少了高能电子的产生和传播路径,能够显著增强栅极在高温条件下的鲁棒性,从而有效地抑制了冲击电离效应对栅极的损害。

    半导体结构、制备方法和栅极异质结上分压标定测算方法

    公开(公告)号:CN118039690B

    公开(公告)日:2024-07-23

    申请号:CN202410430808.7

    申请日:2024-04-11

    Applicant: 安徽大学

    Abstract: 本发明提供半导体结构、制备方法和栅极异质结上分压标定测算方法,在同一异质结上制备了物理化学性能稳定的肖特基型p‑GaN HEMTs器件和欧姆型p‑GaN HEMTs器件,实现了集成化设计,提高了后续性能测试以及标定测算的可操作性和效率。在具体测试过程中,测试两种器件的正向栅极电压电流(I‑V)特性,基于欧姆型p‑GaN HEMTs栅极的单PIN结I‑V特性,得出等量栅极电流下肖特基型p‑GaN HEMTs栅极异质结中PIN结的电压,随后根据双结串联分压特性得到MS结电压,实现对于p‑GaN HEMTs器件栅极异质结内部双结分压的标定计算。

Patent Agency Ranking