一种利用多次复用策略的平均7T1R单元电路

    公开(公告)号:CN109935260A

    公开(公告)日:2019-06-25

    申请号:CN201910137690.8

    申请日:2019-02-25

    Applicant: 安徽大学

    Abstract: 本发明公开了一种利用多次复用策略的平均7T1R单元电路,所述单元电路包括六个NMOS晶体管和三个PMOS晶体管,六个NMOS晶体管分别记为N0~N5,三个PMOS晶体管分别记为P0~P2;PMOS晶体管P0和NMOS晶体管N0构成一个反向器,PMOS晶体管P1和NMOS晶体管N1构成另一个反向器,且两个反向器形成交叉耦合结构;NMOS晶体管N2作为单边的写传输管,NMOS晶体管N3和N4形成分离的读端口,PMOS晶体管P2和NMOS晶体管N5作为一对复用的互补晶体管。利用该单元电路结构可以减少面积损耗、提高SRAM读写性能并且保证单边NVM结构的恢复率。

    一种利用多次复用策略的平均7T1R单元电路

    公开(公告)号:CN109935260B

    公开(公告)日:2020-10-02

    申请号:CN201910137690.8

    申请日:2019-02-25

    Applicant: 安徽大学

    Abstract: 本发明公开了一种利用多次复用策略的平均7T1R单元电路,所述单元电路包括六个NMOS晶体管和三个PMOS晶体管,六个NMOS晶体管分别记为N0~N5,三个PMOS晶体管分别记为P0~P2;PMOS晶体管P0和NMOS晶体管N0构成一个反向器,PMOS晶体管P1和NMOS晶体管N1构成另一个反向器,且两个反向器形成交叉耦合结构;NMOS晶体管N2作为单边的写传输管,NMOS晶体管N3和N4形成分离的读端口,PMOS晶体管P2和NMOS晶体管N5作为一对复用的互补晶体管。利用该单元电路结构可以减少面积损耗、提高SRAM读写性能并且保证单边NVM结构的恢复率。

Patent Agency Ranking