-
公开(公告)号：CN119602619A
公开(公告)日：2025-03-11
申请号：CN202411694785.7
申请日：2024-11-25
Applicant: 大连理工大学
IPC: H02M7/493 , G06F1/02 , H03B19/14 , H02M7/5387 , H02M7/483
Abstract: 一种大功率多电平数字波形发生器及其多级协同控制方法，属于电力电子波形发生器技术领域，拓扑结构采用低压模块级联实现高压输出；发生器系统由多个功率单元串联组成，每个功率单元包含一个隔离型DC‑DC变换器和一个H桥模块，并将输出级联而形成多电平DC‑AC变换器经滤波器滤除高频谐波后，生成放大的指令信号供负载使用。本发明通过动态协同调节前级DC‑DC变换器的输出电压和后级DC‑AC变换器的调制度来满足宽幅值范围高保真输出的需求，将多电平技术应用于大功率数字波形发生器中，通过模块级联的方式大幅提高系统的等效开关频率，解决了传统两电平数字波形发生器输出保真度受到器件开关性能限制的问题。
-
公开(公告)号：CN118961674A
公开(公告)日：2024-11-15
申请号：CN202411020100.0
申请日：2024-07-29
Applicant: 大连理工大学
Abstract: 本发明公开了一种基于银纳米颗粒‑二氧化钛薄膜复合结构的超大尺寸表面增强拉曼芯片制备方法，涉及纳米科学技术领域；包括：加工晶圆级衬底；采用溶胶‑凝胶法制备二氧化钛溶胶溶液；利用提拉技术或旋涂法，通过控制提拉速率或旋涂转速，在晶圆级衬底上获得厚度可控、均一的二氧化钛薄膜，继而进行热退火处理；利用紫外光管阵列垂直照射浸渍于硝酸银溶液中的晶圆级二氧化钛薄膜衬底，通过控制光照时长，在二氧化钛薄膜衬底表面可控沉积银纳米颗粒，从而实现超大尺寸(米级)银纳米颗粒‑二氧化钛薄膜复合结构基SERS芯片制备。本方法解决了现有技术中难以实现超大尺寸、成本低廉、灵敏度高的SERS芯片可控制备的技术挑战。
-
公开(公告)号：CN118382345A
公开(公告)日：2024-07-23
申请号：CN202410490606.1
申请日：2024-04-23
Applicant: 大连理工大学
IPC: H10N30/098 , H10N30/857 , H10N30/00 , H01L21/02 , B82Y40/00
Abstract: 本发明公开了一种基于1T’相二维半导体界面的聚合物铁电超薄膜外延生长方法，包括：制备1T’相二维半导体薄膜，或制备1T’相二维半导体块状单晶；将铁电聚合物粉末均匀溶解于有机溶剂中，获得的溶液静置后，利用旋涂法或LB技术，均匀覆盖于1T’相二维半导体薄膜或1T’相二维半导体块状单晶表面，通过控制旋涂机转速或LB拉膜次数得到厚度可控的非晶聚合物铁电超薄膜；将覆盖有非晶聚合物铁电超薄膜的1T’相二维半导体进行热退火处理，从而实现单晶聚合物铁电超薄膜在1T’相二维半导体表面外延生长，同时得到1T’相二维半导体与单晶聚合物铁电薄膜异质结构筑。本方法解决了现有技术中无法实现大面积、高质量聚合物铁电超薄膜可控制备的技术问题。
-
公开(公告)号：CN115683400B
公开(公告)日：2024-05-10
申请号：CN202211113649.5
申请日：2022-09-14
Applicant: 大连理工大学
Abstract: 基于复合氮化物和磁致伸缩材料结构的高灵敏度压力传感器、信号采集模块及电路系统，属于半导体传感器领域。在衬底上依次生长缓冲层、沟道层和势垒层，沟道层和势垒层形成异质结，二者接触界面产生二维电子气，势垒层上方依次设置磁致伸缩层、介质层；源极和漏极设置于势垒层的两侧，二者各自分别与磁致伸缩层和介质层接触，栅极设置于介质层之上；制作完成的高灵敏压力传感器形成惠斯登电桥进行信号采集，连接电桥和电路系统，显示压力大小在显示屏上。本发明有效提高压力灵敏度，体积小、集成度高、量程大、响应速度快，还可以制作传感器阵列，实现二维或三维压力传感，未来有望应用于医疗血压、石化、工业电子称重、江河水位监测等领域。
-
公开(公告)号：CN115683400A
公开(公告)日：2023-02-03
申请号：CN202211113649.5
申请日：2022-09-14
Applicant: 大连理工大学
Abstract: 基于复合氮化物和磁致伸缩材料结构的高灵敏度压力传感器、信号采集模块及电路系统，属于半导体传感器领域。在衬底上依次生长缓冲层、沟道层和势垒层，沟道层和势垒层形成异质结，二者接触界面产生二维电子气，势垒层上方依次设置磁致伸缩层、介质层；源极和漏极设置于势垒层的两侧，二者各自分别与磁致伸缩层和介质层接触，栅极设置于介质层之上；制作完成的高灵敏压力传感器形成惠斯登电桥进行信号采集，连接电桥和电路系统，显示压力大小在显示屏上。本发明有效提高压力灵敏度，体积小、集成度高、量程大、响应速度快，还可以制作传感器阵列，实现二维或三维压力传感，未来有望应用于医疗血压、石化、工业电子称重、江河水位监测等领域。
-
Patent Agency Ranking
公开(公告)号：CN115312598A
公开(公告)日：2022-11-08
申请号：CN202210600343.6
申请日：2022-05-30
Applicant: 大连理工大学
IPC: H01L29/778 , H01L29/10
Abstract: 本发明公开了一种用于呼吸监测的HEMT湿敏元件及其制备方法和应用，属于半导体湿度传感器领域。所述制备方法包括如下步骤：步骤1.采用阶段功率刻蚀法进行GaN基异质结材料外延片台面刻蚀；步骤2.采用先等离子处理，后湿法腐蚀的方案进行源漏电极掩埋区域刻蚀；步骤3.采用无金欧姆接触制作方案；步骤4.将含有巯基的笼状单体，含有烯键的单体作为骨架材料和光催化剂溶于四氢呋喃和甲醇的混合溶剂中；步骤5.将少量前驱液滴涂于HEMT器件敏感栅区表面，置于紫外光下照射15～30分钟；步骤6.用相同的溶剂体系进行润洗。以该材料作为敏感材料制成的HEMT湿敏元件，该元件在全湿度范围灵敏度达是个数量级，并且该元件可以很好地进行呼吸的检测和呼吸频率的分辨。
-
公开(公告)号：CN110676189B
公开(公告)日：2021-09-14
申请号：CN201910918010.6
申请日：2019-09-26
Applicant: 大连理工大学 , 大连芯冠科技有限公司
Abstract: 本申请公开了一种确定GaN cascode器件失效位置的测试分析方法，属于半导体芯片的可靠性测试领域。技术要点是：对器件的栅极漏电水平Igss进行测量；对器件在关态低漏级电压下的漏级漏电水平Idss@LV进行测量；对器件在关态高漏级电压下的漏电水平Idss@HV进行测量；通过测试结果分析对照表可以确定器件内部的失效位置，同时明确器件失效的原理和模型。有益效果：本发明所述的确定GaN cascode器件失效位置的测试分析方法将传统测试的繁琐流程简化为三步，且无需解封步骤，在保证测试分析结果准确性同时能快速准确地得出器件的失效位置和原理。
-
公开(公告)号：CN110335939B
公开(公告)日：2021-05-04
申请号：CN201910603366.0
申请日：2018-05-17
Applicant: 大连理工大学
Inventor： 黄火林
Abstract: 本分案申请公开了一种氟化异质结势垒层的半导体磁场传感器，属于半导体传感器领域。技术要点是：在半导体衬底上依次生长缓冲层、外延层和势垒层，主电极C1和C2关于C0中心对称，所述电极C0和C1之间、电极C0和C2之间分别设有关于主电极C0中心对称的负离子注入区，在两个负离子注入区表面分别制作感测电极S1和S2，感测电极S1和S2关于主电极C0中心对称。本发明利用半导体异质结沟道中具有高电子迁移率的特点来提高传感器探测灵敏度，另一方面又采用五端电极结构，在传感器势垒层引入负离子来减弱沟道中束缚电子的纵向电场，从而可以独立探测与器件表面平行的磁场，并且进一步提高芯片敏感度。本发明芯片结构简洁有效，工艺成本更低而性能可控性更高。
-
公开(公告)号：CN111081763A
公开(公告)日：2020-04-28
申请号：CN201911355731.7
申请日：2019-12-25
Applicant: 大连理工大学
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 一种场板下方具有蜂窝凹槽势垒层结构的常关型HEMT器件及其制备方法,属于半导体器件领域。技术方案：在半导体衬底上依次生长缓冲层、i-GaN层、插入层、势垒层和栅介质层，所述势垒层局部区域刻蚀有若干蜂窝凹槽，所述i-GaN层一侧刻蚀成阶梯层，在所述阶梯层上设置源电极，所述i-GaN层另一侧设置漏电极，所述势垒层上方设置栅介质层，所述栅介质层一端与所述漏电极接触连接、另一端覆盖并生长到所述蜂窝凹槽中、并且延伸至所述源电极，所述栅介质层上方、在所述蜂窝凹槽对应区域设置栅电极，所述栅电极向所述源电极方向延伸。有益效果:本发明能够实现HEMT器件稳定的、大的阈值电压和低导通电阻的常关型操作，同时有效降低器件的关态漏电和提高器件的击穿电压。
-
公开(公告)号：CN109037326A
公开(公告)日：2018-12-18
申请号：CN201810789995.2
申请日：2018-07-18
Applicant: 大连理工大学
IPC: H01L29/778 , H01L21/336 , H01L29/06
CPC classification number: H01L29/66462 , H01L29/0607 , H01L29/778
Abstract: 一种具有P型埋层结构的增强型HEMT器件及其制备方法，属于半导体晶体管器件制作领域。技术要点包括：在半导体衬底上依次生长缓冲层、i‑GaN漂移层、势垒层和栅极钝化层，所述i‑GaN漂移层上设置有源电极和漏电极，所述栅极钝化层上设置有栅电极，所述i‑GaN漂移层中内嵌P型埋层。该结构利用P型埋层形成PN结内建电场，从而耗尽栅极下方的二维电子气达到增强型的目的。有益效果是:本发明所述的具有P型埋层结构的增强型HEMT器件及其制备方法能够实现在二维电子气沟道导电性能不发生退化的情况下同时提高器件稳定而均匀的正向阈值电压，对该领域是个重要的技术补充。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.021 seconds)
