-
公开(公告)号:CN113533922A
公开(公告)日:2021-10-22
申请号:CN202110632887.6
申请日:2021-06-07
Applicant: 大连理工大学
IPC: G01R31/26
Abstract: 一种Cascode结构GaN电力电子器件结温快速精确测量方法,属于半导体器件测试领域。技术方案:搭建温度曲线标定平台,通过外部供热的方法,标定器件温度曲线,测定未知结温下的温敏参数,计算器件结温Tj。有益效果:本发明所述的Cascode结构GaN电力电子器件结温快速精确测量方法通过在Cascode结构GaN电力电子器件关态条件下,在器件源漏两端施加两次大小不同的偏置电流,测量偏置电压值,进而得到温敏电参数,该参数仅与两次不同的测试电流和测得的偏置电压有关,排除了测试回路中与SiMOSFET体二极管串联的GaNHEMT导通电阻RGaN对于温敏关系线性度的影响;由温敏电参数与温度的完全线性对应关系可以精确的表征器件结温。
-
公开(公告)号:CN113533922B
公开(公告)日:2022-06-14
申请号:CN202110632887.6
申请日:2021-06-07
Applicant: 大连理工大学
IPC: G01R31/26
Abstract: 一种Cascode结构GaN电力电子器件结温快速精确测量方法,属于半导体器件测试领域。技术方案:搭建温度曲线标定平台,通过外部供热的方法,标定器件温度曲线,测定未知结温下的温敏参数,计算器件结温Tj。有益效果:本发明所述的Cascode结构GaN电力电子器件结温快速精确测量方法通过在Cascode结构GaN电力电子器件关态条件下,在器件源漏两端施加两次大小不同的偏置电流,测量偏置电压值,进而得到温敏电参数,该参数仅与两次不同的测试电流和测得的偏置电压有关,排除了测试回路中与SiMOSFET体二极管串联的GaNHEMT导通电阻RGaN对于温敏关系线性度的影响;由温敏电参数与温度的完全线性对应关系可以精确的表征器件结温。
-
公开(公告)号:CN111081763B
公开(公告)日:2021-09-14
申请号:CN201911355731.7
申请日:2019-12-25
Applicant: 大连理工大学
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 一种场板下方具有蜂窝凹槽势垒层结构的常关型HEMT器件及其制备方法,属于半导体器件领域。技术方案:在半导体衬底上依次生长缓冲层、i‑GaN层、插入层、势垒层和栅介质层,所述势垒层局部区域刻蚀有若干蜂窝凹槽,所述i‑GaN层一侧刻蚀成阶梯层,在所述阶梯层上设置源电极,所述i‑GaN层另一侧设置漏电极,所述势垒层上方设置栅介质层,所述栅介质层一端与所述漏电极接触连接、另一端覆盖并生长到所述蜂窝凹槽中、并且延伸至所述源电极,所述栅介质层上方、在所述蜂窝凹槽对应区域设置栅电极,所述栅电极向所述源电极方向延伸。有益效果:本发明能够实现HEMT器件稳定的、大的阈值电压和低导通电阻的常关型操作,同时有效降低器件的关态漏电和提高器件的击穿电压。
-
公开(公告)号:CN111081763A
公开(公告)日:2020-04-28
申请号:CN201911355731.7
申请日:2019-12-25
Applicant: 大连理工大学
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 一种场板下方具有蜂窝凹槽势垒层结构的常关型HEMT器件及其制备方法,属于半导体器件领域。技术方案:在半导体衬底上依次生长缓冲层、i-GaN层、插入层、势垒层和栅介质层,所述势垒层局部区域刻蚀有若干蜂窝凹槽,所述i-GaN层一侧刻蚀成阶梯层,在所述阶梯层上设置源电极,所述i-GaN层另一侧设置漏电极,所述势垒层上方设置栅介质层,所述栅介质层一端与所述漏电极接触连接、另一端覆盖并生长到所述蜂窝凹槽中、并且延伸至所述源电极,所述栅介质层上方、在所述蜂窝凹槽对应区域设置栅电极,所述栅电极向所述源电极方向延伸。有益效果:本发明能够实现HEMT器件稳定的、大的阈值电压和低导通电阻的常关型操作,同时有效降低器件的关态漏电和提高器件的击穿电压。
-
-
-