二维电子气沟道半耗尽型霍尔传感器及其制作方法

    公开(公告)号:CN108649117B

    公开(公告)日:2020-01-10

    申请号:CN201810471997.7

    申请日:2018-05-17

    Abstract: 二维电子气沟道半耗尽型霍尔传感器及其制作方法,属于半导体传感器领域。技术要点是:在半导体衬底上依次生长缓冲层、外延层和势垒层,主电极C1和C2关于C0中心对称,所述电极C0和C1之间、电极C0和C2之间分别设有负离子注入区,负离子注入区的宽度小于主电极C0和C1或者C0和C2之间电极的间距,两个负离子注入区关于主电极C0中心对称,在两个负离子注入区表面分别制作感测电极S1和S2,感测电极S1和S2关于主电极C0中心对称。有益效果是:本发明相对于单一体材料半导体,利用了半导体异质结沟道中具有的高电子迁移率特点,另一方面又对器件结构进行技术改进,通过在势垒层引入负离子来减弱沟道中束缚电子的纵向电场,从而提高器件电压或电流敏感度。

    一种欧姆接触电极有效宽度的计算和判定方法

    公开(公告)号:CN108197359B

    公开(公告)日:2021-06-22

    申请号:CN201711401180.4

    申请日:2017-12-22

    Abstract: 本发明公开了一种欧姆接触电极有效宽度的计算和判定方法。本发明通过设计电极线布局、测量以及计算的方式获得电极有效宽度数值,从而在有效节省电极布局空间的同时保证芯片电极间饱和电流大小不受影响。本发明引入衡量因子k(=RV/RC),选取k值曲线变化率最大位置(即取最大值)对应的电极宽度值作为芯片电极有效宽度值(wE)。本专利申请为半导体芯片研究和生产的科研工作者在设计芯片电极布局时提供技术参考,为了获得芯片目标饱和电流值,如何设计制作欧姆接触电极和计算得到有效电极宽度,最后如何获得最合理的电极宽度设计值。

    一种确定GaN cascode器件失效位置的测试分析方法

    公开(公告)号:CN110676189A

    公开(公告)日:2020-01-10

    申请号:CN201910918010.6

    申请日:2019-09-26

    Abstract: 本申请公开了一种确定GaN cascode器件失效位置的测试分析方法,属于半导体芯片的可靠性测试领域。技术要点是:对器件的栅极漏电水平Igss进行测量;对器件在关态低漏级电压下的漏级漏电水平Idss@LV进行测量;对器件在关态高漏级电压下的漏电水平Idss@HV进行测量;通过测试结果分析对照表可以确定器件内部的失效位置,同时明确器件失效的原理和模型。有益效果:本发明所述的确定GaN cascode器件失效位置的测试分析方法将传统测试的繁琐流程简化为三步,且无需解封步骤,在保证测试分析结果准确性同时能快速准确地得出器件的失效位置和原理。

    具有二维电子气沟道势垒层局部凹槽结构的霍尔传感器及其制作方法

    公开(公告)号:CN108321291B

    公开(公告)日:2019-10-11

    申请号:CN201810084086.9

    申请日:2018-01-29

    Abstract: 一种具有二维电子气沟道势垒层局部凹槽结构的霍尔传感器及其制作方法,属于半导体传感器领域。在半导体衬底上依次生长缓冲层、外延层和势垒层,势垒层表面设有3个主电极C0、C1和C2,主电极C1和C2关于主电极C0中心对称,主电极C0和C1之间、C0和C2之间设置有凹槽结构,两边凹槽结构关于主电极C0中心对称,并且凹槽结构的宽度小于C0和C1或者C0和C2之间电极间距,主电极C0和C1之间的凹槽结构上设置有感测电极S1,主电极C0和C2之间的凹槽结构上设置有感测电极S2。本发明通过选区浅刻蚀形成凹槽,保留凹槽下方完好的异质结界面,能利用二维电子气的高迁移率优势,又能保证在弱磁场信号下运动中的载流子能发生有效偏移,从而提高器件探测敏感度。

    二维电子气沟道半耗尽型霍尔传感器及其制作方法

    公开(公告)号:CN108649117A

    公开(公告)日:2018-10-12

    申请号:CN201810471997.7

    申请日:2018-05-17

    Abstract: 二维电子气沟道半耗尽型霍尔传感器及其制作方法,属于半导体传感器领域。技术要点是:在半导体衬底上依次生长缓冲层、外延层和势垒层,主电极C1和C2关于C0中心对称,所述电极C0和C1之间、电极C0和C2之间分别设有负离子注入区,负离子注入区的宽度小于主电极C0和C1或者C0和C2之间电极的间距,两个负离子注入区关于主电极C0中心对称,在两个负离子注入区表面分别制作感测电极S1和S2,感测电极S1和S2关于主电极C0中心对称。有益效果是:本发明相对于单一体材料半导体,利用了半导体异质结沟道中具有的高电子迁移率特点,另一方面又对器件结构进行技术改进,通过在势垒层引入负离子来减弱沟道中束缚电子的纵向电场,从而提高器件电压或电流敏感度。

    适用于高温工作环境的半导体三维霍尔传感器及其制作方法

    公开(公告)号:CN107966669A

    公开(公告)日:2018-04-27

    申请号:CN201711375441.X

    申请日:2017-12-19

    Abstract: 本发明是关于一种适用于高温工作环境的半导体三维霍尔传感器及其制作方法,属于三维霍尔传感器领域。技术方案:5个主电极和8个霍尔感测电极置于半导体材料表面,5个主电极包括1个中心电流流入电极B和4个电流流出电极BX1、BX2、BZ1、BZ2,8个霍尔感测电极分别为Z1~Z4和X1~X4;所述8个霍尔感测电极被嵌入的绝缘层分隔。有益效果是:本发明显著减小器件漏电流,减少器件的测量偏差,提高器件测量灵敏度;由于在同一块半导体中即可实现空间三维磁场检测,该提案霍尔传感器芯片的优势是封装简单、体积小、能量损耗小、成本低;能够在300℃以上的高温环境以及高温、高压、高辐射等其他各种极端环境下正常工作,并且仍保持很好的线性度。

    一种半导体电极欧姆接触电阻参数提取方法

    公开(公告)号:CN108170910B

    公开(公告)日:2023-07-11

    申请号:CN201711344193.2

    申请日:2017-12-15

    Abstract: 本发明公开了一种半导体电极欧姆接触电阻参数提取方法,本发明采用半导体欧姆接触各电极间距相同,而电极宽度不同的方案,由此带来了新的更加准确的欧姆接触电阻计算模型。方案简单、易用、准确,由于在该方案中考虑到实际情况中金‑半接触下方材料本身的方块电阻变化,相对于传统方案,获得的实验数据更加准确,能够满足实际工艺变化的要求,因此是一种更加有效的评估欧姆接触特性的技术方案。本技术方案模型能够对欧姆接触电极进行全面评估,同时准确提取电极间材料的方块电阻、接触电极下方材料的方块电阻以及比接触电阻率等参数,对半导体器件的设计参考具有积极的指导性意义。

    一种具有P型埋层结构的增强型HEMT器件及其制备方法

    公开(公告)号:CN109037326B

    公开(公告)日:2021-09-14

    申请号:CN201810789995.2

    申请日:2018-07-18

    Abstract: 一种具有P型埋层结构的增强型HEMT器件及其制备方法,属于半导体晶体管器件制作领域。技术要点包括:在半导体衬底上依次生长缓冲层、i‑GaN漂移层、势垒层和栅极钝化层,所述i‑GaN漂移层上设置有源电极和漏电极,所述栅极钝化层上设置有栅电极,所述i‑GaN漂移层中内嵌P型埋层。该结构利用P型埋层形成PN结内建电场,从而耗尽栅极下方的二维电子气达到增强型的目的。有益效果是:本发明所述的具有P型埋层结构的增强型HEMT器件及其制备方法能够实现在二维电子气沟道导电性能不发生退化的情况下同时提高器件稳定而均匀的正向阈值电压,对该领域是个重要的技术补充。

    适用于高温工作环境的半导体三维霍尔传感器及其制作方法

    公开(公告)号:CN107966669B

    公开(公告)日:2019-11-08

    申请号:CN201711375441.X

    申请日:2017-12-19

    Abstract: 本发明是关于一种适用于高温工作环境的半导体三维霍尔传感器及其制作方法,属于三维霍尔传感器领域。技术方案:5个主电极和8个霍尔感测电极置于半导体材料表面,5个主电极包括1个中心电流流入电极B和4个电流流出电极BX1、BX2、BZ1、BZ2,8个霍尔感测电极分别为Z1~Z4和X1~X4;所述8个霍尔感测电极被嵌入的绝缘层分隔。有益效果是:本发明显著减小器件漏电流,减少器件的测量偏差,提高器件测量灵敏度;由于在同一块半导体中即可实现空间三维磁场检测,该提案霍尔传感器芯片的优势是封装简单、体积小、能量损耗小、成本低;能够在300℃以上的高温环境以及高温、高压、高辐射等其他各种极端环境下正常工作,并且仍保持很好的线性度。

    一种欧姆接触电极有效宽度的计算和判定方法

    公开(公告)号:CN108197359A

    公开(公告)日:2018-06-22

    申请号:CN201711401180.4

    申请日:2017-12-22

    Abstract: 本发明公开了一种欧姆接触电极有效宽度的计算和判定方法。本发明通过设计电极线布局、测量以及计算的方式获得电极有效宽度数值,从而在有效节省电极布局空间的同时保证芯片电极间饱和电流大小不受影响。本发明引入衡量因子k(=RV/RC),选取k值曲线变化率最大位置(即取最大值)对应的电极宽度值作为芯片电极有效宽度值(wE)。本发明申请为半导体芯片研究和生产的科研工作者在设计芯片电极布局时提供技术参考,为了获得芯片目标饱和电流值,如何设计制作欧姆接触电极和计算得到有效电极宽度,最后如何获得最合理的电极宽度设计值。

Patent Agency Ranking