-
公开(公告)号：CN110676189B
公开(公告)日：2021-09-14
申请号：CN201910918010.6
申请日：2019-09-26
Applicant: 大连理工大学 , 大连芯冠科技有限公司
Abstract: 本申请公开了一种确定GaN cascode器件失效位置的测试分析方法，属于半导体芯片的可靠性测试领域。技术要点是：对器件的栅极漏电水平Igss进行测量；对器件在关态低漏级电压下的漏级漏电水平Idss@LV进行测量；对器件在关态高漏级电压下的漏电水平Idss@HV进行测量；通过测试结果分析对照表可以确定器件内部的失效位置，同时明确器件失效的原理和模型。有益效果：本发明所述的确定GaN cascode器件失效位置的测试分析方法将传统测试的繁琐流程简化为三步，且无需解封步骤，在保证测试分析结果准确性同时能快速准确地得出器件的失效位置和原理。
-
公开(公告)号：CN110676189A
公开(公告)日：2020-01-10
申请号：CN201910918010.6
申请日：2019-09-26
Applicant: 大连理工大学 , 大连芯冠科技有限公司
Abstract: 本申请公开了一种确定GaN cascode器件失效位置的测试分析方法，属于半导体芯片的可靠性测试领域。技术要点是：对器件的栅极漏电水平Igss进行测量；对器件在关态低漏级电压下的漏级漏电水平Idss@LV进行测量；对器件在关态高漏级电压下的漏电水平Idss@HV进行测量；通过测试结果分析对照表可以确定器件内部的失效位置，同时明确器件失效的原理和模型。有益效果：本发明所述的确定GaN cascode器件失效位置的测试分析方法将传统测试的繁琐流程简化为三步，且无需解封步骤，在保证测试分析结果准确性同时能快速准确地得出器件的失效位置和原理。
-
公开(公告)号：CN109308999B
公开(公告)日：2022-03-29
申请号：CN201811145352.0
申请日：2018-09-29
Applicant: 大连芯冠科技有限公司
IPC: H01L21/28
Abstract: 本发明公开一种工艺流程简单、成本低、效率高的选择性刻蚀制备功率器件多场板的方法，按照如下步骤进行：在基片上制备介质层；在介质层上制备刻蚀牺牲层；去除刻蚀牺牲层的部分区域至介质层界面，所述部分区域为多场板台阶最底层的正投影面积；以刻蚀牺牲层为掩膜对介质层进行刻蚀，刻蚀至多场板台阶的一个台阶深度；只对刻蚀牺牲层进行刻蚀，横向刻蚀至多场板台阶的一个台阶长度；判断台阶数量是否达到多场板结构要求，否，返回d步骤；是，向下进行；去除剩余的刻蚀牺牲层；在多场板台阶处制备多场板。
-
公开(公告)号：CN111337807A
公开(公告)日：2020-06-26
申请号：CN202010186109.4
申请日：2020-03-17
Applicant: 大连芯冠科技有限公司
Abstract: 本发明提供一种开关器件的高频高压动态导通电阻测试电路及测量方法，电路包括主路和测试支路；所述主路包括被测开关管、负载、检流电阻以及供电电源，所述被测开关管的漏极与所述负载串联并连接于供电电源正极，源极与检流电阻串联并连接供电电源负极；所述测试支路包括测试开关管及测试电阻，所述测试开关管的漏极与所述负载串联并连接于供电电源正极；通过控制所述测试开关管的开关来控制测试端电压，当被测开关管导通时，测试端电压为被测开关管的导通压降，当被测器件关断时测试端电压被钳制在低电压。本发明提出一种新的测试方法，实现了高压有效钳制，有效减少输出电容充放电引起的电压过冲现象，引入了零电压零电流开关的测量支路有效改善了震荡，提升测试精度。
-
公开(公告)号：CN109490743A
公开(公告)日：2019-03-19
申请号：CN201811499473.5
申请日：2019-01-16
Applicant: 大连芯冠科技有限公司
IPC: G01R31/26
Abstract: 本发明公开一种半导体晶圆PCM测试方法，在硬件上设置了连接于测试源表和探针排之间并与电脑控制端口相接的开关矩阵，软件上增加了测试项目档案管理。电脑控制探针台进行PCM切换后，只需控制载台在一个PCM各个测试结构中移动、控制开关矩阵实现各种测试方法与源表的接线转换、控制不同测试程序的调用，即可完成对PCM所有测试结构的测试，操作简单，可有效提高测试效率。
-
Patent Agency Ranking
公开(公告)号：CN113702824A
公开(公告)日：2021-11-26
申请号：CN202111112577.8
申请日：2021-09-18
Applicant: 大连芯冠科技有限公司
IPC: G01R31/327 , G01R19/00
Abstract: 本发明提供一种阈值电压为负的开关器件的阈值电压测试方法及系统。本发明方法，包括：将阈值电压为负的开关器件作为被测试器件；将被测试器件的栅源之间通过外接电阻连接，漏栅端施加偏压，量测得到漏源电流与栅源电流的总电流；基于总电流与栅源间的外接电阻计算被测器件的栅源电压或直接量测；对漏源电流与栅源电流的和与栅源电压进行拟合，取指定的漏源电流对应的栅源电压即为阈值电压。本发明通过向被测器件的漏栅端施加偏压，使其在一瞬间为导通状态，和连接电阻动态平衡，形成半导通状态，通过电阻两端电压控制栅源电压，从而控制漏源电流，形成动态平衡，通过不断切换电阻阻值，得出多组栅源电压和漏源电流进行拟合，从而得到阈值电压。
-
公开(公告)号：CN108493233A
公开(公告)日：2018-09-04
申请号：CN201810433273.3
申请日：2018-05-08
Applicant: 大连芯冠科技有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/423 , H01L29/778
Abstract: 本发明公开一种可降低导通电阻提高运行可靠性的GaN HEMT器件，与现有技术不同的是InxAlyGa1-x-yN势垒层由矩阵排列的多个环组成，环的外侧是覆盖于沟道层上的源电极，环的内侧是覆盖于沟道层上的漏电极，在InxAlyGa1-x-yN势垒层、源电极及漏电极上有第一介质钝化层，所述栅电极是位于第一介质钝化层上且置于源电极及漏电极之间的环形，栅电极的下部穿过第一介质钝化层至InxAlyGa1-x-yN势垒层表面，在所述第一介质钝化层及栅电极的上表面覆有第二介质钝化层，在所述漏电极上有穿过第一介质钝化层及第二介质钝化层的通孔，在通孔内及第二介质钝化层上有扩展电极。
-
公开(公告)号：CN111337807B
公开(公告)日：2022-02-22
申请号：CN202010186109.4
申请日：2020-03-17
Applicant: 大连芯冠科技有限公司
Abstract: 本发明提供一种开关器件的高频高压动态导通电阻测试电路及测量方法，电路包括主路和测试支路；所述主路包括被测开关管、负载、检流电阻以及供电电源，所述被测开关管的漏极与所述负载串联并连接于供电电源正极，源极与检流电阻串联并连接供电电源负极；所述测试支路包括测试开关管及测试电阻，所述测试开关管的漏极与所述负载串联并连接于供电电源正极；通过控制所述测试开关管的开关来控制测试端电压，当被测开关管导通时，测试端电压为被测开关管的导通压降，当被测器件关断时测试端电压被钳制在低电压。本发明提出一种新的测试方法，实现了高压有效钳制，有效减少输出电容充放电引起的电压过冲现象，引入了零电压零电流开关的测量支路有效改善了震荡，提升测试精度。
-
公开(公告)号：CN113161417A
公开(公告)日：2021-07-23
申请号：CN202110272449.3
申请日：2021-03-12
Applicant: 大连芯冠科技有限公司
IPC: H01L29/778 , H01L23/498
Abstract: 本发明提供了一种提高GaN HEMT垂直方向抗击穿能力的封装结构，包括：GaN HEMT，所述GaN HEMT的源极、漏极和栅极三电极均位于第一表面，与所述第一表面相对的第二表面设置衬底；双面覆金属陶瓷基板，所述双面覆金属陶瓷基板的上表面金属层通过焊料与GaN HEMT的衬底相连；还包括：第一电阻和第二电阻，所述第一电阻的一端与GaN HEMT的漏极相连、另一端与所述双面覆金属陶瓷基板的上表面金属层相连，第二电阻的一端与所述双面覆金属陶瓷基板的上表面金属层相连，另一端与GaN HEMT源极相连。本发明主要利用电阻实现衬底电压的调节，实现GaN HEMT漏极与衬底压差、源极与衬底压差的优化电压分配，进而提高GaN HEMT垂直方向上的抗击穿能力。
-
公开(公告)号：CN109308999A
公开(公告)日：2019-02-05
申请号：CN201811145352.0
申请日：2018-09-29
Applicant: 大连芯冠科技有限公司
IPC: H01L21/28
Abstract: 本发明公开一种工艺流程简单、成本低、效率高的选择性刻蚀制备功率器件多场板的方法，按照如下步骤进行：在基片上制备介质层；在介质层上制备刻蚀牺牲层；去除刻蚀牺牲层的部分区域至介质层界面，所述部分区域为多场板台阶最底层的正投影面积；以刻蚀牺牲层为掩膜对介质层进行刻蚀，刻蚀至多场板台阶的一个台阶深度；只对刻蚀牺牲层进行刻蚀，横向刻蚀至多场板台阶的一个台阶长度；判断台阶数量是否达到多场板结构要求，否，返回d步骤；是，向下进行；去除剩余的刻蚀牺牲层；在多场板台阶处制备多场板。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.031 seconds)
