公开(公告)号：CN1288756C

公开(公告)日：2006-12-06

申请号：CN02120269.9

申请日：2002-05-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 史望澄 ,  丁文琪 ,  李自强 ,  林志贤 ,  王是琦

IPC: H01L27/10 ,  H01L27/04 ,  H01G4/00

Abstract: 一种具有高介电常数与低漏电流特性的金属电容器。位于一基底上的该金属电容器，自基底依序往上至少包括有第一金属层，具有高能隙特性的第一介电层，具有高介电常数的第二介电层，具有高能隙特性的第三介电层，以及第二金属层。

公开(公告)号：CN1482667A

公开(公告)日：2004-03-17

申请号：CN02131610.4

申请日：2002-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄崎峰 ,  陈俊宏 ,  王是琦 ,  林志贤

IPC: H01L21/82

Abstract: 本发明涉及一种金属电容器的制造方法，该方法首先提供一半导体基底，具有一镶嵌铜结构；然后，在上述镶嵌铜结构上形成一金属层；接著，在上述金属层上形成一金属电容器，其中该金属电容器具有由氮化钽层或氮化钛层所构成的电极层；最后，在上述金属电容器的侧壁形成一绝缘侧壁层。

公开(公告)号：CN1237606C

公开(公告)日：2006-01-18

申请号：CN02131610.4

申请日：2002-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄崎峰 ,  陈俊宏 ,  王是琦 ,  林志贤

IPC: H01L21/82

Abstract: 本发明涉及一种金属电容器的制造方法，该方法首先提供一半导体基底，具有一镶嵌铜结构。然后，在上述镶嵌铜结构上形成一金属层。接着，在上述金属层上形成一金属电容器，其中该金属电容器具有由氮化钽层或氮化钛层所构成的电极层；最后，在上述金属电容器的侧壁形成一绝缘侧壁层。

公开(公告)号：CN1229865C

公开(公告)日：2005-11-30

申请号：CN02108570.6

申请日：2002-04-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡肇杰 ,  王是琦

IPC: H01L27/00 ,  H01L21/82

Abstract: 本发明公开了一种用以抑制电感Q值下降的电感结构，至少包含：护层形成于一绝缘层之上，该绝缘层包含介层窗形成于其中。螺旋主体，包含有金属材料，其位于护层之上且回填于介层窗中，覆盖层覆盖于螺旋主体之上，其中上述的介层窗口面积大于5微米乘以5微米，用以降低介层窗电阻，其中该螺旋主体的厚度约6至26微米之间，用以降低串连电阻。

公开(公告)号：CN1437202A

公开(公告)日：2003-08-20

申请号：CN02103512.1

申请日：2002-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李自强 ,  王是琦 ,  林志贤 ,  黄崎峰

IPC: H01G4/33 ,  H01G13/00 ,  H01L21/70

Abstract: 一种高密度堆叠金属电容元件的制造方法，包括下列步骤：(a)提供一镶嵌有第一金属区块的半导体基底，该基底部分表面露出有该第一金属区块之上表面；(b)全面性地在该半导体基底上方形成第一介电层；(c)选择性地除去该第一介电层，形成露出该第一金属区块的第一开口，以界定出第二金属区块的范围；(d)在该第一开口内填入该第二金属区块，使该第一金属区块与该第二金属区块当作该金属电容元件的下电极；(e)全面性地在该金属电容元件的下电极上方形成第二介电层；(f)选择性地除去该第二介电层，形成露出该金属电容元件下电极表面的第二开口；(g)在该第二开口的底部及侧壁顺应性形成第三介电层，以当作该电容元件的电层；(h)在该第二开口内填入第三金属区块，以当作该电容元件之上电极。

公开(公告)号：CN100419926C

公开(公告)日：2008-09-17

申请号：CN02103512.1

申请日：2002-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李自强 ,  王是琦 ,  林志贤 ,  黄崎峰

IPC: H01G4/33 ,  H01G13/00 ,  H01L21/70

Abstract: 一种高密度堆叠金属电容元件的制造方法，包括下列步骤：(a)提供一镶嵌有第一金属区块的半导体基底，该基底部分表面露出有该第一金属区块之上表面；(b)全面性地在该半导体基底上方形成第一介电层；(c)选择性地除去该第一介电层，形成露出该第一金属区块的第一开口，以界定出第二金属区块的范围；(d)在该第一开口内填入该第二金属区块，使该第一金属区块与该第二金属区块当作该金属电容元件的下电极；(e)除去剩余的第一介电层，全面性地在该金属电容元件的下电极及半导体基底的上方形成第二介电层；(f)选择性地除去该第二介电层，而形成露出该金属电容元件下电极表面的第二开口，该第二开口比第一开口大；(g)在该第二开口的底部及侧壁顺应性形成第三介电层，以当作该电容元件的电层；(h)在该第二开口内填入第三金属区块，以当作该电容元件的上电极。

公开(公告)号：CN1225790C

公开(公告)日：2005-11-02

申请号：CN02103267.X

申请日：2002-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马思平 ,  王是琦 ,  蔡肇杰

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L2224/02166 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明提供一种接合垫的构造及其制造方法，适用于具有介电层的半导体衬底表面，上述接合垫的构造包括：一顶部金属垫，形成于上述介电层上方；以及多个金属支撑物，镶嵌于该介电层，并且形成于该顶部金属垫的底面。根据本发明的接合垫构造及其制造方法，不但可确保接合垫与介电层之间的黏着力，并且能够提供足够小的寄生电容，而适用于高速半导体元件以及射频元件。

公开(公告)号：CN1449037A

公开(公告)日：2003-10-15

申请号：CN02108570.6

申请日：2002-04-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡肇杰 ,  王是琦

IPC: H01L27/00 ,  H01L21/82

Abstract: 本发明公开了一种用以抑制电感Q值下降的电感式结构，至少包含：护层形成于一绝缘层之上，该绝缘层包含介层窗形成于其中。螺旋主体，位于护层之上且回填于介层窗中，覆盖层覆盖于螺旋主体之上，其中上述的介层窗口面积大于5微米乘以5微米，用以降低介层窗电阻，其中该螺旋主体的厚度约6至26微米之间，用以降低串连电阻。

公开(公告)号：CN1437257A

公开(公告)日：2003-08-20

申请号：CN02103494.X

申请日：2002-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡肇杰 ,  王是琦

IPC: H01L23/58 ,  H01L21/78

Abstract: 一种晶圆结构，包括晶圆本体以及防护环。晶圆本体上具有复数切割道，藉由上述切割道以形成集成电路区。防护环系设置于集成电路区的周围，而上述导电性防护环系以第一导电性构件以及与上述第一导电性构件具有不同阻抗的第二导电性构件彼此电性连接而形成。

公开(公告)号：CN1435881A

公开(公告)日：2003-08-13

申请号：CN02103267.X

申请日：2002-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马思平 ,  王是琦 ,  蔡肇杰

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L2224/02166 ,  H01L2924/14 ,  H01L2924/00

Abstract: 本发明提供一种接合垫的构造及其制造方法，适用于具有介电层的半导体基底表面，上述接合垫的构造包括：一顶部金属垫，形成于上述介电层上方；以及复数个金属支撑物，镶嵌于该介电层，并且形成于该顶部金属垫的底面。根据本发明的接合垫构造及其制造方法，不但可确保接合垫与介电层之间的黏着力，并且能够提供足够小的寄生电容，而适用于高速半导体元件以及射频元件。