公开(公告)号：CN1191620C

公开(公告)日：2005-03-02

申请号：CN02103509.1

申请日：2002-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊杰 ,  史望澄

IPC: H01L21/76

Abstract: 本发明提供一种形成隔离装置的方法，是一种在具有变形硅(strained-Si)层的硅锗(SiGe)基底上形成隔离装置的方法；首先，提供一半导体基底，此半导体基底为硅锗基底，在半导体基底表面依序形成一第一垫层及硬罩幕层；接着，微影并蚀刻形成第一垫层及硬罩幕层的半导体基底以形成多个沟槽；然后在多个沟槽内壁形成一第二垫层，并沉积一沉积层以填满沟槽；接着依序移除硬罩幕层及第一垫层，以露出半导体基底表面；最后于露出的半导体基底上形成变形硅(strained-Si)层；借由本发明可有效避免变形硅与硅锗基底的间键结断键，以及锗原子扩散至变形硅层中，进而达到提升半导体基底品质的目的。

公开(公告)号：CN1438689A

公开(公告)日：2003-08-27

申请号：CN02105021.X

申请日：2002-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 史望澄 ,  吴泰伯 ,  张志祥

IPC: H01L21/70 ,  H01L21/283 ,  H01L21/31 ,  H01L21/3205

Abstract: 本发明涉及一种具有五氧化二钽(Ta2O5)介电层的电容器制造方法，适用于动态随机存取内存(dynamic random access memory，DRAM)中，其在形成有储存电极的基板上沉积Ta2O5介电层，且其中掺杂有二氧化钛(TiO2)使得介电层的成分为(Ta2O5)1－x(TiO2)x且满足0.15＜x＜0.25及Ti/Ta的原子百分比比率在8.8到16.7at.％的范围，并于经过氮化处理及氧化退火处理之后，接着在介电层上形成一相对电极以完成电容器的制造，可有效降低漏电流产生并维持高的储存容量。

公开(公告)号：CN1198314C

公开(公告)日：2005-04-20

申请号：CN02105020.1

申请日：2002-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 史望澄 ,  丁文琪

IPC: H01L21/00

Abstract: 本发明涉及一种具有高载子迁移率芯片的制造方法，首先在绝缘层覆硅芯片的第一硅层上磊晶第一硅锗层，此时第一硅锗层的晶格为伸张态，之后使伸张态的第一硅锗层转变成松弛态，继续于松弛态的第一硅锗层上磊晶第二硅锗层，此时第二硅锗层的晶格为松弛态，最后于第二硅锗层上磊晶第二硅层，此时第二硅层的晶格呈伸张态。本方法简单，且可以降低制造成本及制造时间。

公开(公告)号：CN1438675A

公开(公告)日：2003-08-27

申请号：CN02105020.1

申请日：2002-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 史望澄 ,  丁文琪

IPC: H01L21/00

Abstract: 本发明涉及一种具有高载子迁移率芯片的制造方法，首先在绝缘层覆硅芯片的第一硅层上磊晶第一硅锗层，此时第一硅锗层的晶格为伸张态，之后使伸张态的第一硅锗层转变成松弛态，继续于松弛态的第一硅锗层上磊晶第二硅锗层，此时第二硅锗层的晶格为松弛态，最后于第二硅锗层上磊晶第二硅层，此时第二硅层的晶格呈伸张态。本方法简单，且可以降低制造成本及制造时间。

公开(公告)号：CN1215548C

公开(公告)日：2005-08-17

申请号：CN02105021.X

申请日：2002-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 史望澄 ,  吴泰伯 ,  张志祥

IPC: H01L21/70 ,  H01L21/283 ,  H01L21/31 ,  H01L21/3205

Abstract: 本发明涉及一种具有五氧化二钽(Ta2O5)介电层的电容器制造方法，适用于动态随机存取内存(dynamic random access memory，DRAM)中，其在形成有储存电极的基板上沉积Ta2O5介电层，且其中掺杂有二氧化钛(TiO2)使得介电层的成分为(Ta2O5)1-x(TiO2)x且满足0.15＜x＜0.25及Ti/Ta的原子百分比比率在8.8到16.7at.%的范围，并于经过氮化处理及氧化退火处理之后，接着在介电层上形成一相对电极以完成电容器的制造，可有效降低漏电流产生并维持高的储存容量。

公开(公告)号：CN1458692A

公开(公告)日：2003-11-26

申请号：CN02120269.9

申请日：2002-05-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 史望澄 ,  丁文琪 ,  李自强 ,  林志贤 ,  王是琦

IPC: H01L27/10 ,  H01L27/04 ,  H01G4/00

Abstract: 一种具有高介电常数与低漏电流特性的金属电容器。位于一基底上的该金属电容器，自基底依序往上至少包括有第一金属层，具有高能隙特性的第一介电层，具有高介电常数的第二介电层，具有高能隙特性的第三介电层，以及第二金属层。

公开(公告)号：CN1288756C

公开(公告)日：2006-12-06

申请号：CN02120269.9

申请日：2002-05-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 史望澄 ,  丁文琪 ,  李自强 ,  林志贤 ,  王是琦

IPC: H01L27/10 ,  H01L27/04 ,  H01G4/00

Abstract: 一种具有高介电常数与低漏电流特性的金属电容器。位于一基底上的该金属电容器，自基底依序往上至少包括有第一金属层，具有高能隙特性的第一介电层，具有高介电常数的第二介电层，具有高能隙特性的第三介电层，以及第二金属层。

公开(公告)号：CN1437242A

公开(公告)日：2003-08-20

申请号：CN02103509.1

申请日：2002-02-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊杰 ,  史望澄

IPC: H01L21/76

Abstract: 本发明提供一种形成隔离装置的方法，是一种在具有变形硅(strained－Si)层的硅锗(SiGe)基底上形成隔离装置的方法；首先，提供一半导体基底，此半导体基底为硅锗基底，在半导体基底表面依序形成一第一垫层及硬罩幕层；接着，微影并蚀刻形成第一垫层及硬罩幕层的半导体基底以形成复数沟槽；然后在复数沟槽内壁形成一第二垫层，并沉积一沉积层以填满沟槽；接着依序移除硬罩幕层及第一垫层，以露出半导体基底表面；最后于露出的半导体基底上形成变形硅(strained－Si)层；借由本发明可有效避免变形硅与硅锗基底的间键结断键，以及锗原子扩散至变形硅层中，进而达到提升半导体基底品质的目的。