-
公开(公告)号：CN1229865C
公开(公告)日：2005-11-30
申请号：CN02108570.6
申请日：2002-04-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开了一种用以抑制电感Q值下降的电感结构，至少包含：护层形成于一绝缘层之上，该绝缘层包含介层窗形成于其中。螺旋主体，包含有金属材料，其位于护层之上且回填于介层窗中，覆盖层覆盖于螺旋主体之上，其中上述的介层窗口面积大于5微米乘以5微米，用以降低介层窗电阻，其中该螺旋主体的厚度约6至26微米之间，用以降低串连电阻。
-
公开(公告)号：CN107437539A
公开(公告)日：2017-12-05
申请号：CN201610668528.5
申请日：2016-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/04 , H01L21/762
Abstract: 本发明提供一种三维叠层结构。三维叠层结构包括至少一底层晶粒、上层晶粒以及间隙物保护结构。底层晶粒包括位于非接合区域内的接触垫。上层晶粒叠层于底层晶粒上而不覆盖底层晶粒的接触垫，且底层晶粒通过位于两者之间的接合结构与上层晶粒接合。间隙物保护结构是设置在底层晶粒上且覆盖上层晶粒以保护上层晶粒。通过将上层晶粒叠层至下层晶粒之前形成抗接合层，可将上层晶粒部分移除以暴露出下层晶粒的接触垫来做为后续连接。据此，具有间隙物保护结构保护上层晶粒的叠层结构可以更加坚固，因此，可改善电性性能并为半导体装置带来较佳的可靠性。
-
公开(公告)号：CN1187820C
公开(公告)日：2005-02-02
申请号：CN02103494.X
申请日：2002-02-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/58 , H01L21/78 , H01L21/304
Abstract: 一种晶片结构，包括晶片本体以及防护环。晶片本体上具有多个切割道，藉由上述切割道以形成集成电路区。防护环设置于集成电路区的周围，而上述导电性防护环是以第一导电型构件以及与上述第一导电型构件具有不同阻抗的第二导电型构件彼此电连接而形成。
-
公开(公告)号：CN1184696C
公开(公告)日：2005-01-12
申请号：CN02103497.4
申请日：2002-02-06
Applicant: 台湾积体电路制造股份有限公司
Inventor： 蔡肇杰
Abstract: 本发明提供一种具有天线的半导体元件，该元件包括一半导体基底，该基底具有至少一晶体管；多个顶部金属层，设置于该半导体基底上方，以当作电磁波屏蔽层，其中所述多个顶部金属层彼此之间并无电性连接；一钝化层，设置于所述多个顶部金属层的表面；一第一绝缘层，设置于该钝化层上方；以及一金属线，设置于该第一绝缘层表面，用以当作讯号传收的天线。另外，上述顶部金属层与钝化层的位置可以互换。本发明能够在单一芯片中形成该元件，达到集成电路缩小化的目标，并且可提高天线效率。
-
Patent Agency Ranking
公开(公告)号：CN1437268A
公开(公告)日：2003-08-20
申请号：CN02103497.4
申请日：2002-02-06
Applicant: 台湾积体电路制造股份有限公司
Inventor： 蔡肇杰
Abstract: 本发明提供一种具有天线的半导体元件，该元件包括一半导体基底，该基底具有至少一晶体管；复数个顶部金属层，设置于该半导体基底上方，以当作电磁波遮蔽层，其中该等顶部金属层彼此之间并无电性连接；一钝化层，设置于该等顶部金属层的表面；一第一绝缘层，设置于该钝化层上方；以及一金属线，设置于该第一绝缘层表面，用以当作讯号传收的天线。另外，上述顶部金属层与钝化层的位置可以互换。本发明能够在单一晶粒中形成该元件，达到集成电路缩小化的目标，并且可提高天线效率。
-
公开(公告)号：CN1225790C
公开(公告)日：2005-11-02
申请号：CN02103267.X
申请日：2002-02-01
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L24/05 , H01L2224/02166 , H01L2924/14 , H01L2924/00
Abstract: 本发明提供一种接合垫的构造及其制造方法，适用于具有介电层的半导体衬底表面，上述接合垫的构造包括：一顶部金属垫，形成于上述介电层上方；以及多个金属支撑物，镶嵌于该介电层，并且形成于该顶部金属垫的底面。根据本发明的接合垫构造及其制造方法，不但可确保接合垫与介电层之间的黏着力，并且能够提供足够小的寄生电容，而适用于高速半导体元件以及射频元件。
-
公开(公告)号：CN1449037A
公开(公告)日：2003-10-15
申请号：CN02108570.6
申请日：2002-04-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开了一种用以抑制电感Q值下降的电感式结构，至少包含：护层形成于一绝缘层之上，该绝缘层包含介层窗形成于其中。螺旋主体，位于护层之上且回填于介层窗中，覆盖层覆盖于螺旋主体之上，其中上述的介层窗口面积大于5微米乘以5微米，用以降低介层窗电阻，其中该螺旋主体的厚度约6至26微米之间，用以降低串连电阻。
-
公开(公告)号：CN1437257A
公开(公告)日：2003-08-20
申请号：CN02103494.X
申请日：2002-02-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种晶圆结构，包括晶圆本体以及防护环。晶圆本体上具有复数切割道，藉由上述切割道以形成集成电路区。防护环系设置于集成电路区的周围，而上述导电性防护环系以第一导电性构件以及与上述第一导电性构件具有不同阻抗的第二导电性构件彼此电性连接而形成。
-
公开(公告)号：CN1435881A
公开(公告)日：2003-08-13
申请号：CN02103267.X
申请日：2002-02-01
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L24/05 , H01L2224/02166 , H01L2924/14 , H01L2924/00
Abstract: 本发明提供一种接合垫的构造及其制造方法，适用于具有介电层的半导体基底表面，上述接合垫的构造包括：一顶部金属垫，形成于上述介电层上方；以及复数个金属支撑物，镶嵌于该介电层，并且形成于该顶部金属垫的底面。根据本发明的接合垫构造及其制造方法，不但可确保接合垫与介电层之间的黏着力，并且能够提供足够小的寄生电容，而适用于高速半导体元件以及射频元件。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.044 seconds)
