公开(公告)号：CN113345891B

公开(公告)日：2025-02-11

申请号：CN202110529803.6

申请日：2021-05-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖启胜 ,  彭宇凡 ,  陈立庭 ,  吕侑珊 ,  吴于贝 ,  孙维中 ,  彭远清 ,  高魁佑 ,  林士尧 ,  林志翰 ,  刘佩宜 ,  颜精一

IPC: H10D84/83 ,  H10D84/85 ,  H10D84/03

Abstract: 半导体结构包括：半导体衬底；鳍有源区域，在半导体衬底之上突出；以及栅极堆叠件，设置在鳍有源区域上，其中，栅极堆叠件包括高k介电材料层和设置在高k介电材料层上的各个金属层。栅极堆叠件在截面图中具有不均匀轮廓，在顶面处具有第一尺寸D1，在底面处具有第二尺寸D2，并且在顶面和底面之间的位置处具有第三尺寸D3，并且其中，D1和D2的每个大于D3。本申请的实施例还涉及形成半导体结构的方法。

公开(公告)号：CN113345891A

公开(公告)日：2021-09-03

申请号：CN202110529803.6

申请日：2021-05-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖启胜 ,  彭宇凡 ,  陈立庭 ,  吕侑珊 ,  吴于贝 ,  孙维中 ,  彭远清 ,  高魁佑 ,  林士尧 ,  林志翰 ,  刘佩宜 ,  颜精一

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 半导体结构包括：半导体衬底；鳍有源区域，在半导体衬底之上突出；以及栅极堆叠件，设置在鳍有源区域上，其中，栅极堆叠件包括高k介电材料层和设置在高k介电材料层上的各个金属层。栅极堆叠件在截面图中具有不均匀轮廓，在顶面处具有第一尺寸D1，在底面处具有第二尺寸D2，并且在顶面和底面之间的位置处具有第三尺寸D3，并且其中，D1和D2的每个大于D3。本申请的实施例还涉及形成半导体结构的方法。