-
公开(公告)号：CN104051419A
公开(公告)日：2014-09-17
申请号：CN201310463691.4
申请日：2013-10-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明公开了一种堆叠式集成电路（IC）器件及方法。该堆叠式IC器件包括第一半导体元件。第一半导体元件包括第一衬底、第一衬底中的介电块以及形成在第一衬底上方的第一金属间介电层中的多个第一导电部件。该堆叠式IC器件还包括接合至第一半导体元件上的第二半导体元件。第二半导体元件包括第二衬底以及形成在第二衬底上方的第二金属间介电层中的多个第二导电部件。该堆叠式IC器件还包括连接在第一导电部件和第二导电部件之间的导电深互连插塞。导电深互连插塞通过介电块、第一金属间介电层和第二金属间介电层隔离。本发明还公开了用于堆叠式器件的互连结构。
-
公开(公告)号：CN104425453B
公开(公告)日：2018-01-26
申请号：CN201310687197.6
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L27/14634 , H01L21/6835 , H01L21/6836 , H01L21/76805 , H01L21/76898 , H01L23/481 , H01L25/0657 , H01L25/16 , H01L25/50 , H01L27/14636 , H01L27/1464 , H01L2225/06544 , H01L2924/0002 , H01L2924/10253 , H01L2924/00
Abstract: 本发明提供了一种互连装置及其形成方法。将两个衬底（诸如晶圆、管芯、或晶圆和管芯）接合在一起。使用第一掩模形成部分地延伸至形成在第一晶圆上的互连件的第一开口。形成介电衬层，然后使用相同的掩模实施另一个蚀刻工艺。继续蚀刻工艺以暴露出形成在第一衬底和第二衬底上的互连件。用导电材料填充开口以形成导电插塞。本发明还公开了3DIC互连装置和方法。
-
公开(公告)号：CN104051424B
公开(公告)日：2017-08-15
申请号：CN201410055663.3
申请日：2014-02-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本发明公开一种结构，该结构包括第一芯片，第一芯片具有第一衬底以及位于第一衬底下方的第一介电层，其中第一金属垫位于第一介电层中。第二芯片包括第二衬底、位于第二衬底上方并且接合至第一介电层的第二介电层以及位于第二介电层中的第二金属垫。导电插塞包括从第一衬底的顶面延伸至第一金属垫的顶面的第一部分以及从第一金属垫的顶面延伸至第二金属垫的顶面的第二部分。第二部分的边缘与第一金属垫的侧壁物理接触。介电层将导电插塞的第一部分与多个第一介电层间隔开。本发明公开了用于连接管芯的互连结构及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN104051419B
公开(公告)日：2017-06-06
申请号：CN201310463691.4
申请日：2013-10-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明公开了一种堆叠式集成电路（IC）器件及方法。该堆叠式IC器件包括第一半导体元件。第一半导体元件包括第一衬底、第一衬底中的介电块以及形成在第一衬底上方的第一金属间介电层中的多个第一导电部件。该堆叠式IC器件还包括接合至第一半导体元件上的第二半导体元件。第二半导体元件包括第二衬底以及形成在第二衬底上方的第二金属间介电层中的多个第二导电部件。该堆叠式IC器件还包括连接在第一导电部件和第二导电部件之间的导电深互连插塞。导电深互连插塞通过介电块、第一金属间介电层和第二金属间介电层隔离。本发明还公开了用于堆叠式器件的互连结构。
-
公开(公告)号：CN104425453A
公开(公告)日：2015-03-18
申请号：CN201310687197.6
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L27/14634 , H01L21/6835 , H01L21/6836 , H01L21/76805 , H01L21/76898 , H01L23/481 , H01L25/0657 , H01L25/16 , H01L25/50 , H01L27/14636 , H01L27/1464 , H01L2225/06544 , H01L2924/0002 , H01L2924/10253 , H01L2924/00
Abstract: 本发明提供了一种互连装置及其形成方法。将两个衬底（诸如晶圆、管芯、或晶圆和管芯）接合在一起。使用第一掩模形成部分地延伸至形成在第一晶圆上的互连件的第一开口。形成介电衬层，然后使用相同的掩模实施另一个蚀刻工艺。继续蚀刻工艺以暴露出形成在第一衬底和第二衬底上的互连件。用导电材料填充开口以形成导电插塞。本发明还公开了3DIC互连装置和方法。
-
公开(公告)号：CN104051259B
公开(公告)日：2017-04-12
申请号：CN201310582709.2
申请日：2013-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/312 , H01L21/3105 , G03F7/16
Abstract: 本发明提供了用于执行与晶圆相关的旋涂工艺和在旋涂工艺期间控制光刻胶厚度的旋涂工艺的增厚阶段的一种或多种技术和系统。具体地，为了增加光刻胶的厚度，在旋涂工艺期间执行增厚阶段。例如，在增厚阶段期间，增加朝着晶圆提供的向下流动的气体的气体温度、向下流动的气体的流速和热量的热量温度。增加的向下流动的气体和热量增加了光刻胶的蒸发因素，这使得光刻胶的粘度和厚度增加。以这种方式，可以以相对较低的速度旋转晶圆，同时仍可获得期望的厚度。降低晶圆的转速允许稳定地旋转相对较大的晶圆。
-
公开(公告)号：CN104051424A
公开(公告)日：2014-09-17
申请号：CN201410055663.3
申请日：2014-02-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本发明公开一种结构，该结构包括第一芯片，第一芯片具有第一衬底以及位于第一衬底下方的第一介电层，其中第一金属垫位于第一介电层中。第二芯片包括第二衬底、位于第二衬底上方并且接合至第一介电层的第二介电层以及位于第二介电层中的第二金属垫。导电插塞包括从第一衬底的顶面延伸至第一金属垫的顶面的第一部分以及从第一金属垫的顶面延伸至第二金属垫的顶面的第二部分。第二部分的边缘与第一金属垫的侧壁物理接触。介电层将导电插塞的第一部分与多个第一介电层间隔开。本发明公开了用于连接管芯的互连结构及其制造方法。
-
公开(公告)号：CN104051259A
公开(公告)日：2014-09-17
申请号：CN201310582709.2
申请日：2013-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/312 , H01L21/3105 , G03F7/16
CPC classification number: G03F7/168 , B05D1/005 , G03F7/162 , H01L21/6715 , H01L21/0274
Abstract: 本发明提供了用于执行与晶圆相关的旋涂工艺和在旋涂工艺期间控制光刻胶厚度的旋涂工艺的增厚阶段的一种或多种技术和系统。具体地，为了增加光刻胶的厚度，在旋涂工艺期间执行增厚阶段。例如，在增厚阶段期间，增加朝着晶圆提供的向下流动的气体的气体温度、向下流动的气体的流速和热量的热量温度。增加的向下流动的气体和热量增加了光刻胶的蒸发因素，这使得光刻胶的粘度和厚度增加。以这种方式，可以以相对较低的速度旋转晶圆，同时仍可获得期望的厚度。降低晶圆的转速允许稳定地旋转相对较大的晶圆。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.025 seconds)
