-
公开(公告)号:CN109427669B
公开(公告)日:2020-10-30
申请号:CN201711257771.9
申请日:2017-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/336
Abstract: 一种方法包括提供具有隔离结构、邻近隔离结构且高于隔离结构的鳍以及位于鳍和隔离结构上方的栅极结构的器件结构。隔离结构、鳍和栅极结构限定位于鳍上方的第一沟槽和位于隔离结构上方的第二沟槽。该方法进一步包括在栅极结构、鳍和隔离结构上方形成第一接触蚀刻停止层(CESL);在第一CESL上方沉积第一层间介电(ILD)层并填充第一沟槽和第二沟槽;以及凹进第一ILD层,从而使得去除第一沟槽中的第一ILD层,并且将第二沟槽中的第一ILD层凹进至与鳍的顶面大致齐平的水平处。本发明实施例涉及减少半导体制造中接触件深度变化的方法。
-
公开(公告)号:CN109860050A
公开(公告)日:2019-06-07
申请号:CN201810808581.X
申请日:2018-07-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8234
Abstract: 提供一种半导体制作方法,其包括:提供一装置结构,其具有隔离结构、与隔离结构相邻的鳍状物、鳍状物与隔离结构上的多个栅极结构;该装置结构还具有位于隔离结构与鳍状物之上以及栅极结构之间的一个或多个介电层、鳍状物上的第一接点孔、以及隔离结构上的第二接点孔。该方法还包括沉积一保护层并以等离子体处理该保护层,使第一接点孔中的保护层与第二接点孔中的保护层在蚀刻工艺中具有不同的蚀刻选择性;以及蚀刻保护层,以蚀刻穿过第一接点孔的下表面上的保护层,但不蚀刻穿过第二接点孔的下表面上的保护层。该方法能够避免在接点结构底部形成空洞,进而提高接点结构的使用可靠性。此外,该方法能够简化工艺,且易于整合至现有的半导体工艺中。
-
公开(公告)号:CN109427669A
公开(公告)日:2019-03-05
申请号:CN201711257771.9
申请日:2017-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/336
Abstract: 一种方法包括提供具有隔离结构、邻近隔离结构且高于隔离结构的鳍以及位于鳍和隔离结构上方的栅极结构的器件结构。隔离结构、鳍和栅极结构限定位于鳍上方的第一沟槽和位于隔离结构上方的第二沟槽。该方法进一步包括在栅极结构、鳍和隔离结构上方形成第一接触蚀刻停止层(CESL);在第一CESL上方沉积第一层间介电(ILD)层并填充第一沟槽和第二沟槽;以及凹进第一ILD层,从而使得去除第一沟槽中的第一ILD层,并且将第二沟槽中的第一ILD层凹进至与鳍的顶面大致齐平的水平处。本发明实施例涉及减少半导体制造中接触件深度变化的方法。
-
公开(公告)号:CN219873540U
公开(公告)日:2023-10-20
申请号:CN202320965051.2
申请日:2023-04-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/417
Abstract: 本实用新型涉及半导体装置,提供具有取代间隔物结构的装置与形成这样的装置的方法。此方法包含形成初始间隔物结构,其中此初始间隔物结构具有用于选定的蚀刻剂的初始蚀刻速率。此方法更包含去除初始间隔物结构的一部分,其中不去除初始间隔物结构的剩余部分。此外,此方法包含形成取代间隔物结构相邻于初始间隔物结构的剩余部分,以形成组合间隔物结构,其中组合间隔物结构具有用于选定的蚀刻剂的中间速率,其小于用于选定的蚀刻剂的初始速率。此外,此方法包含用选定的蚀刻剂蚀刻组合间隔物结构以形成最终间隔物结构。
-
-
-