公开(公告)号：CN106206436A

公开(公告)日：2016-12-07

申请号：CN201510262736.0

申请日：2015-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄如立 ,  江志隆 ,  戴铭家 ,  叶明熙 ,  陈昭成

IPC: H01L21/8238 ,  H01L21/28 ,  H01L27/092

Abstract: 本发明公开了具有金属栅极的半导体器件及其形成方法。该方法包括：接收衬底、形成在衬底上方的伪栅极堆叠件和围绕伪栅极堆叠件的结构。该方法还包括去除伪栅极堆叠件，从而在结构中生成沟槽。该方法还包括在沟槽中形成栅极介电层；在栅极介电层上方形成阻挡层；在阻挡层上方形成氧化物层；以及在氧化物层上方形成功函金属层。在实施例中，该方法还包括通过含有磷酸的蚀刻剂去除功函金属层，其中，氧化物层防止蚀刻剂蚀刻阻挡层。本发明涉及用于金属栅极的方法和结构。

公开(公告)号：CN110783182B

公开(公告)日：2024-08-23

申请号：CN201910298155.0

申请日：2019-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴铭家 ,  曾主元 ,  江欣哲 ,  黄渊圣 ,  梁春昇

IPC: H01L21/28 ,  H01L21/336

Abstract: 本发明涉及半导体装置的形成方法。本发明提供的方法施加保护层于栅极堆叠的一部分上，接着移除保护层。沉积保护层之后，将等离子体前驱物分离成多个组成。接着采用中性自由基移除保护层。在一些实施例中，移除步骤亦形成保护性的副产物，其有助于保护下方的层状物免于在蚀刻工艺中损伤。

公开(公告)号：CN103426821B

公开(公告)日：2016-01-20

申请号：CN201210288951.4

申请日：2012-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜 ,  张铭庆 ,  黄渊圣 ,  戴铭家 ,  陈昭成

IPC: H01L21/82

CPC classification number: H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体集成电路(IC)的制造方法。所述方法包括接收半导体器件，图案化第一硬掩模以在高电阻器(Hi-R)堆叠件中形成第一凹槽，去除所述第一硬掩模，在所述Hi-R堆叠件中形成第二凹槽，在所述Hi-R堆叠件中的第二凹槽中形成第二硬掩模。然后，可通过第二硬掩模和栅极沟槽蚀刻在半导体衬底中形成Hi-R。

公开(公告)号：CN110783182A

公开(公告)日：2020-02-11

申请号：CN201910298155.0

申请日：2019-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴铭家 ,  曾主元 ,  江欣哲 ,  黄渊圣 ,  梁春昇

IPC: H01L21/28 ,  H01L21/336

Abstract: 本发明涉及半导体装置的形成方法。本发明提供的方法施加保护层于栅极堆叠的一部分上，接着移除保护层。沉积保护层之后，将等离子体前驱物分离成多个组成。接着采用中性自由基移除保护层。在一些实施例中，移除步骤亦形成保护性的副产物，其有助于保护下方的层状物免于在蚀刻工艺中损伤。

公开(公告)号：CN106206436B

公开(公告)日：2019-11-08

申请号：CN201510262736.0

申请日：2015-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄如立 ,  江志隆 ,  戴铭家 ,  叶明熙 ,  陈昭成

IPC: H01L21/8238 ,  H01L21/28 ,  H01L27/092

Abstract: 本发明公开了具有金属栅极的半导体器件及其形成方法。该方法包括：接收衬底、形成在衬底上方的伪栅极堆叠件和围绕伪栅极堆叠件的结构。该方法还包括去除伪栅极堆叠件，从而在结构中生成沟槽。该方法还包括在沟槽中形成栅极介电层；在栅极介电层上方形成阻挡层；在阻挡层上方形成氧化物层；以及在氧化物层上方形成功函金属层。在实施例中，该方法还包括通过含有磷酸的蚀刻剂去除功函金属层，其中，氧化物层防止蚀刻剂蚀刻阻挡层。本发明涉及用于金属栅极的方法和结构。

公开(公告)号：CN103426821A

公开(公告)日：2013-12-04

申请号：CN201210288951.4

申请日：2012-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜 ,  张铭庆 ,  黄渊圣 ,  戴铭家 ,  陈昭成

IPC: H01L21/82

CPC classification number: H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体集成电路(IC)的制造方法。所述方法包括接收半导体器件，图案化第一硬掩模以在高电阻器(Hi-R)堆叠件中形成第一凹槽，去除所述第一硬掩模，在所述Hi-R堆叠件中形成第二凹槽，在所述Hi-R堆叠件中的第二凹槽中形成第二硬掩模。然后，可通过第二硬掩模和栅极沟槽蚀刻在半导体衬底中形成Hi-R。