公开(公告)号：CN106887382A

公开(公告)日：2017-06-23

申请号：CN201710056517.6

申请日：2012-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜 ,  张铭庆 ,  李俊鸿 ,  林益安 ,  陈德芳 ,  陈昭成

IPC: H01L21/033 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/3215

CPC classification number: H01L21/0338 ,  H01L21/0276 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/311 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32139 ,  H01L21/32155

Abstract: 公开了一种形成集成电路的方法。在第一材料层上形成第二材料层。在第二材料层上形成具有多个第一部件的经图案化的掩模层，该多个第一部件具有第一间距P1。通过使用经图案化的掩模层作为掩模蚀刻第二材料层以在第二材料层中形成第一部件。修整经图案化的掩模层。将多种掺杂剂引入到未被经修整的图案化掩模层覆盖的第二材料层内。去除经修整的图案化掩模层以暴露出未掺杂的第二材料层。选择性地去除未掺杂的第二材料层以形成具有第二间距P2的多个第二部件。P2小于P1。

公开(公告)号：CN103219367B

公开(公告)日：2016-04-06

申请号：CN201210195125.5

申请日：2012-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄渊圣 ,  解子颜 ,  张铭庆 ,  陈昭成 ,  陈嘉仁

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/66545 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823828 ,  H01L27/0924 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明涉及一种FinFET。该FinFET包括形成在衬底上方的鳍状结构。栅极介电层至少部分地包裹鳍状结构的一部分。该栅极介电层包含高-k栅极介电材料。该FinFET包括共形地形成在栅极介电层上的多晶硅层。该FinFET包括形成在多晶硅层上方的金属栅电极层。本发明提供了一种制造FinFET的方法。该方法包括提供鳍状结构，该鳍状结构包含半导体材料。该方法包括：在鳍状结构上方形成栅极介电层；栅极介电层至少部分地包裹鳍状结构。该方法包括在栅极介电层上方形成多晶硅层，其中以共形方式形成多晶硅层。该方法包括在多晶硅层上方形成伪栅极层。本发明提供一种用于FinFET器件的具有共形多晶硅层的复合伪栅极。

公开(公告)号：CN103187263B

公开(公告)日：2015-12-09

申请号：CN201210102555.8

申请日：2012-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜

IPC: H01L21/31 ,  H01L21/3105 ,  H01L21/265

CPC classification number: H01L21/32134 ,  H01L21/32139 ,  H01L21/32155

Abstract: 一种制造半导体器件的多个部件的方法包括在硅层上方提供介电层，以及蚀刻介电层和硅层从而在介电层和硅层中形成多个第一孔径，其中将多个第一孔径中的邻近孔径分开第一间距。该方法进一步包括在介电层中蚀刻多个第二孔径，多个第二孔径中的每个孔径都具有比所述多个第一孔径中的相应孔径更大的宽度并且以所述多个第一孔径中的相应孔径为中心；将多个掺杂剂注入到通过介电层中的多个第二孔径对准的硅层中，其中，将硅层的掺杂部分分开小于第一间距的第二间距；以及去除硅层的未掺杂部分。本发明提供采用注入的自对准图案化。

公开(公告)号：CN103426821A

公开(公告)日：2013-12-04

申请号：CN201210288951.4

申请日：2012-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜 ,  张铭庆 ,  黄渊圣 ,  戴铭家 ,  陈昭成

IPC: H01L21/82

CPC classification number: H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体集成电路(IC)的制造方法。所述方法包括接收半导体器件，图案化第一硬掩模以在高电阻器(Hi-R)堆叠件中形成第一凹槽，去除所述第一硬掩模，在所述Hi-R堆叠件中形成第二凹槽，在所述Hi-R堆叠件中的第二凹槽中形成第二硬掩模。然后，可通过第二硬掩模和栅极沟槽蚀刻在半导体衬底中形成Hi-R。

公开(公告)号：CN103247523A

公开(公告)日：2013-08-14

申请号：CN201210576088.2

申请日：2012-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜 ,  张铭庆 ,  张家维 ,  陈昭成 ,  李俊鸿 ,  吴岱霖

IPC: H01L21/28 ,  H01L21/266

CPC classification number: H01L21/3215 ,  H01L21/0338 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/28026 ,  H01L21/28035 ,  H01L21/28123 ,  H01L21/32134 ,  H01L21/32139

Abstract: 本公开内容的实施例包括一种方法：提供衬底；将多晶硅层形成在衬底上方；将第一光刻胶层形成在多晶硅层上方；在第一光刻胶层上方制造第一图案，其中，所述多晶硅层的某些部分被第一光刻胶层覆盖并且所述多晶硅层的某些部分没有被第一光刻胶层覆盖；将离子注入到没有被第一光刻胶层覆盖的多晶硅层的部分中；从多晶硅层去除第一光刻胶层；以及使用蚀刻剂去除多晶硅层的部分。本发明还提供了半导体结构的制造方法。

公开(公告)号：CN103066005A

公开(公告)日：2013-04-24

申请号：CN201210242444.7

申请日：2012-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜 ,  张铭庆 ,  李俊鸿 ,  林益安 ,  陈德芳 ,  陈昭成

IPC: H01L21/74 ,  H01L21/02

CPC classification number: H01L21/0338 ,  H01L21/0276 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/311 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32139 ,  H01L21/32155

Abstract: 公开了一种形成集成电路的方法。在第一材料层上形成第二材料层。在第二材料层上形成具有多个第一部件的经图案化的掩模层，该多个第一部件具有第一间距P1。通过使用经图案化的掩模层作为掩模蚀刻第二材料层以在第二材料层中形成第一部件。修整经图案化的掩模层。将多种掺杂剂引入到未被经修整的图案化掩模层覆盖的第二材料层内。去除经修整的图案化掩模层以暴露出未掺杂的第二材料层。选择性地去除未掺杂的第二材料层以形成具有第二间距P2的多个第二部件。P2小于P1。

公开(公告)号：CN103426821B

公开(公告)日：2016-01-20

申请号：CN201210288951.4

申请日：2012-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜 ,  张铭庆 ,  黄渊圣 ,  戴铭家 ,  陈昭成

IPC: H01L21/82

CPC classification number: H01L27/0629 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体集成电路(IC)的制造方法。所述方法包括接收半导体器件，图案化第一硬掩模以在高电阻器(Hi-R)堆叠件中形成第一凹槽，去除所述第一硬掩模，在所述Hi-R堆叠件中形成第二凹槽，在所述Hi-R堆叠件中的第二凹槽中形成第二硬掩模。然后，可通过第二硬掩模和栅极沟槽蚀刻在半导体衬底中形成Hi-R。

公开(公告)号：CN103247523B

公开(公告)日：2016-01-20

申请号：CN201210576088.2

申请日：2012-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜 ,  张铭庆 ,  张家维 ,  陈昭成 ,  李俊鸿 ,  吴岱霖

IPC: H01L21/28 ,  H01L21/266

CPC classification number: H01L21/3215 ,  H01L21/0338 ,  H01L21/26506 ,  H01L21/266 ,  H01L21/28026 ,  H01L21/28035 ,  H01L21/28123 ,  H01L21/32134 ,  H01L21/32139

Abstract: 本公开内容的实施例包括一种方法：提供衬底；将多晶硅层形成在衬底上方；将第一光刻胶层形成在多晶硅层上方；在第一光刻胶层上方制造第一图案，其中，所述多晶硅层的某些部分被第一光刻胶层覆盖并且所述多晶硅层的某些部分没有被第一光刻胶层覆盖；将离子注入到没有被第一光刻胶层覆盖的多晶硅层的部分中；从多晶硅层去除第一光刻胶层；以及使用蚀刻剂去除多晶硅层的部分。本发明还提供了半导体结构的制造方法。

公开(公告)号：CN103219367A

公开(公告)日：2013-07-24

申请号：CN201210195125.5

申请日：2012-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄渊圣 ,  解子颜 ,  张铭庆 ,  陈昭成 ,  陈嘉仁

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/66545 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823828 ,  H01L27/0924 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明涉及一种FinFET。该FinFET包括形成在衬底上方的鳍状结构。栅极介电层至少部分地包裹鳍状结构的一部分。该栅极介电层包含高-k栅极介电材料。该FinFET包括共形地形成在栅极介电层上的多晶硅层。该FinFET包括形成在多晶硅层上方的金属栅电极层。本发明提供了一种制造FinFET的方法。该方法包括提供鳍状结构，该鳍状结构包含半导体材料。该方法包括：在鳍状结构上方形成栅极介电层；栅极介电层至少部分地包裹鳍状结构。该方法包括在栅极介电层上方形成多晶硅层，其中以共形方式形成多晶硅层。该方法包括在多晶硅层上方形成伪栅极层。本发明提供一种用于FinFET器件的具有共形多晶硅层的复合伪栅极。

公开(公告)号：CN103187263A

公开(公告)日：2013-07-03

申请号：CN201210102555.8

申请日：2012-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 解子颜

IPC: H01L21/31 ,  H01L21/3105 ,  H01L21/265

CPC classification number: H01L21/32134 ,  H01L21/32139 ,  H01L21/32155

Abstract: 一种制造半导体器件的多个部件的方法包括在硅层上方提供介电层，以及蚀刻介电层和硅层从而在介电层和硅层中形成多个第一孔径，其中将多个第一孔径中的邻近孔径分开第一间距。该方法进一步包括在介电层中蚀刻多个第二孔径，多个第二孔径中的每个孔径都具有比所述多个第一孔径中的相应孔径更大的宽度并且以所述多个第一孔径中的相应孔径为中心；将多个掺杂剂注入到通过介电层中的多个第二孔径对准的硅层中，其中，将硅层的掺杂部分分开小于第一间距的第二间距；以及去除硅层的未掺杂部分。本发明提供采用注入的自对准图案化。